[发明专利]金属性纳米管去除方法

说明书

技术领域

本发明涉及半导体器件领域，更具体地，涉及一种在半导体纳米管和金属性纳米管的混合体中去除金属性纳米管的方法。

背景技术

碳纳米管场效应晶体管(CNFET)由于其功率和性能优点而受到越来越多的关注。然而，当前的碳纳米管(CNT)生长技术会得到金属性CNT(m-CNT)和半导体CNT(s-CNT)的混合体。m-CNT会在CNFET中造成源漏短路，导致过大的漏电流和高度退化的噪声容限(noise margin)。因此，有必要在CNT生长之后去除m-CNT。

现有的m-CNT去除技术包括CNT分拣(sorting)、选择性化学刻蚀、单器件电击穿(SDB)和VLSI(超大规模集成电路)兼容金属性CNT去除(VMR)等。但是，其中一些现有技术并不能去除足够多的m-CNT。有一些技术还会带来限制。例如，CNT分拣技术会带来径向CNT对准的限制，选择性化学刻蚀技术会带来窄CNT直径分布的限制。SDB技术能够实现几乎100％的m-CNT去除，但是并不是VLSI兼容的。VMR技术是VLSI兼容的技术，但是在应用于全晶片级时会导致高达200％的面积代价(area penalty)。

有鉴于此，需要提供一种新颖的金属性纳米管去除方法，用以有效去除金属性纳米管，特别是在不导致面积代价的同时，能够在全晶片级快速去除金属性纳米管。

发明内容

本发明的目的在于提供一种金属性纳米管去除方法，以至少部分克服上述现有技术中的问题。

根据本发明的一个方面，提供了一种去除金属性纳米管的方法，所述金属性纳米管沿第一方向形成于衬底上。该方法可以包括：沿与第一方向交叉的第二方向，形成多个导体，所述导体与所述金属性纳米管电接触；在所述导体上形成至少两个电压施加电极，每一电压施加电极与数目至少为一个的相应一部分导体形成电接触；以及通过电压施加电极，向导体施加电压，其中，在被施加有电压的导体中，每两个相邻导体之间建立电势差，以烧毁金属性纳米管。

根据本发明，通过在导体之间建立足够大的电势差，以使得相对大的电流流过金属性纳米管以将之烧毁。这样，可以有效去除金属性纳米管，而无需额外的面积代价。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的形成于衬底上的纳米管(包括半导体纳米管和金属性纳米管)的示意图；

图2示出了根据本发明实施例在衬底上形成导体的示意图；

图3示出了根据本发明实施例在导体上形成电压施加电极的示意图；

图4示出了根据本发明另一实施例在衬底上形成导体、且在导体上形成电压施加电极的示意图；

图5-6示出了根据本发明实施例在导体上形成绝缘层、并在绝缘层上形成电压施加电极的示意图；

图7示出了根据本发明实施例在衬底上去除了金属性纳米管的示意图；以及

图8-9示出了根据本发明其他实施例的形成不同形式电压施加电极的示意图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差。

如图1所示，在衬底1000(例如，体Si衬底或者Si晶片)上淀积氧化物层(未示出)并在氧化物层上生长沿第一方向(图1中示出为竖直方向)延伸的纳米管。纳米管可以包括半导体纳米管1001S和金属性纳米管1001M。这种纳米管的生长本身对于本领域技术人员而言是公知的，在此不再赘述。这里需要指出的是，金属性纳米管1001M的出现和分布可以是随机的。

然后，如图2所示，沿与第一方向交叉(例如，垂直)的第二方向(图2中示出为水平方向)，形成多个导体1002。这些导体1002与之下的纳米管特别是金属性纳米管1001M形成电接触。导体1002例如由选自Pd、Pt、TiN、Cu、Al和Ag中的任一个或任意多个的组合制成。例如，导体1002可以通过在图1所示的结构上淀积一导体材料层并对该导体材料层进行构图来形成。