[发明专利]在高深宽比图案上形成具有Si-N键的共形薄膜的方法

说明书

背景技术

发明领域

本发明涉及半导体集成电路制造，并且尤其涉及到一种形成诸如氮化硅薄膜的共形介电薄膜的方法。

相关技术描述

在半导体衬底上制造的用于大规模集成的集成电路需要多级金属互连以电性互连形成在半导体芯片上的半导体器件的不连续层。不同级别的互连由不同的绝缘或介电层分隔，这些绝缘或介电层被蚀刻以形成通孔从而连接一级金属到另一级金属。

芯片设计的发展持续地需要比以前更快的电路和更大的电路密度。对于具有更大电路密度的更快电路，就需要用于制造这种集成电路的材料具有某些特性，尤其是当集成电路组件的尺寸减小到亚微米级时更是如此。同样地，为了更大的集成电路密度，集成电路组件制造需要某些工艺顺序。

近年来，在低温(小于400℃)下沉积的氮化硅层已经在用于存储器件的大量重要应用中使用，例如，用作钝化层、表面保护层和/或用于晶体管栅极的隔离。氮化硅薄膜可以通过等离子体增强化学气相沉积(PECVD)法来形成。PECVD方法比其他CVD方法的主要优点在于更高的沉积速率，以及在宽范围的折射率上的控制。PECVD方法的另一个优点在于该工艺可以在一个相对低的温度下实施，例如400℃以下的温度，保持单元工艺的总热预算至最小。

但是，形成氮化硅的PECVD方法导致在包含小和/或高深宽比特征的衬底上较差的共形性或较差的台阶覆盖。在小电路和器件中，诸如超大规模集成(ULSI)电路，较差的共形覆盖会阻碍更高密度电路器件和元件的发展。

概要

本发明的至少一实施例的目的是提供一种在例如用于集成电路的具有关于沟道的图案化表面的衬底上形成诸如氮化硅层之类的具有Si-N键的共形介电薄膜的方法。

在本发明的一个实施例中，提供一种通过脉冲等离子体增强化学气相沉积(PECVD)或等离子体增强原子层沉积(PEALD)在具有高深宽比图案的半导体衬底表面上形成具有Si-N键的共形介电薄膜的方法。该方法包括：(i)向内部放置有衬底的反应空间中导入反应气体；(ii)以小于5秒历时的脉冲向反应空间中导入硅前驱物，其中一个脉冲和接着的脉冲之间的一个间隔构成一个反应周期；(iii)在每个周期中的硅前驱物脉冲期间向反应空间施加第一RF功率；(iv)在每个周期中的硅前驱物脉冲的间隔期间向反应空间施加第二RF功率，其中在该硅前驱物脉冲的间隔期间的第二RF功率的平均强度大于在该硅前驱物脉冲期间的第一RF功率；以及(v)重复该周期以在衬底的图案化表面上形成具有期望厚度的具有Si-N键的共形介电薄膜。在该公开方案中，该“气体”包括蒸发的固体和/或液体。进一步地，该“气体”指代单一气体或气体混合物。

在一些实施例中，通过两步施加脉冲形式的RF功率同时使其与硅前驱物的脉冲同步来产生RF等离子体。第一步施加发生在导入硅前驱物的时段期间。在一些实施例中，在第一步施加期间，RF等离子体在硅前驱物导入开始之后通过滞后的第一RF功率施加产生。在一些实施例中，第一RF功率的强度较低和/或第一RF功率的历时较短，以使前驱物分解以及使其分子在衬底表面吸收，而不增加分子在表面上的迁移率和扩散率。第二步施加发生在不导入硅前驱物的时段期间。在一些实施例中，在第二步施加期间，RF等离子体通过以高于第一RF功率的强度和/或在短于第一RF功率的时段里施加第二RF功率以增加分子的迁移率和扩散率。换句话说，在一些实施例中，第一步RF等离子体用于在表面上产生和吸收硅前驱物的分子，而第二步RF等离子体用于迁移表面上的分子，从而改善薄膜的共形性或台阶覆盖。

为了总结本发明的方面和超过相关技术所达到的优点，在本公开中描述了本发明的某些目的和优点。当然，应当理解根据本发明的一些特殊实施例没有必要实现所有这些目标和优点。因此，例如，本领域技术人员将意识到会以获得或优化本文所教导的一个优点或一组优点的方式来具体化或实施本发明，而没有必要获得本文所教导或建议的其他目标或优点。

本发明进一步的细节、特征和优点将从如下详细描述中体现。

附图简要说明

本发明的这些和其他特征现在将参考用于说明而不是限制本发明的优选实施例的附图进行描述。该附图用于说明目的而进行过分简化且不一定是按比例的。

图1是本发明中的一个实施例中使用的用于沉积氮化硅薄膜的PECVD装置的示意图。

图2说明了用于沉积介电薄膜的比较PECVD方法的工艺步骤。

图3是具有1.25的深宽比的图案化表面的示意性截面图，其中根据图2中的比较PECVD方法，薄膜的共形性或台阶覆盖将在95％或以上。