[发明专利]一种存储器老化测试装置

说明书

技术领域

本发明公开了一种存储器老化测试装置，属于电子技术领域。

背景技术

目前，人们为增加存储器的容量又不增其成本，而趋向减少装置结构的尺寸，然而，装置结构的细微尺寸会造成相邻布线间的距离缩减，而增加布线间的耦合电容，例如，连至记忆体晶胞之位元线间增加的寄生电容造成DRAM操作特性退化。

发明内容

本发明的目的是提供一种存储器老化测试装置，用以解决上述技术中的不足。

本发明的目的是通过以下技术方案实现的：一种存储器老化测试装置，包括内部解码器，组成内部解码器的三个串联的计数器，用来解码输出自计数器内部测试信号的解码器，以及用来从一测试时钟信号和一测试信号产生上数信号CUP的电路，计数器接收测试信号的逻辑值，同步与上数信号CUP的升起缘，并同步与上数信号CUP的下降缘地输出所接收的逻辑值作为内部测试信号，解码器解码计数器保存在内部测试信号，并依据解码结果输出一写入信号，图样选择信号及一测试控制信号。

本发明的有益效果是：缩减了老化测试时间，降低测试成本。

附图说明

图1是本发明的结构示意图

图中：1、内部解码器，2-1、计数器，2-2、计数器，2-3、计数器，3、解码器，4、电路。

具体实施方式

下面结合附图对本发明作进一步说明。

如图1所示，一种存储器老化测试装置，包括内部解码器1，组成内部解码器1的串联计数器2-1，计数器2-2，计数器2-3，用来解码输出自计数器2-1，计数器2-2和计数器2-3内部测试信号IT3的解码器3，以及用来从一测试时钟信号CS和一测试信号TS产生上数信号CUP的电路4，计数器2-1，计数器2-2和计数器2-3接收测试信号TO的逻辑值，同步与上数信号CUP的升起缘，并同步与上数信号CUP的下降缘地输出所接收的逻辑值作为内部测试信号IT2，解码器3解码计数器2-1，计数器2-2和计数器2-3保存在内部测试信号IT1，并依据解码结果输出一写入信号WS，图样选择信号DSS及一测试控制信号TCS。