[发明专利]一种BICMOS工艺中的寄生N-I-P型PIN器件结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种BICMOS工艺中的寄生N-I-P型PIN器件结构。本发明还涉及一种BICMOS工艺中的寄生N-I-P型PIN器件结构的制造方法。

背景技术

常规的Bipolar(绝缘栅双极型晶体管)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在P型掺杂的外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成bipolar的制作。

发明内容

本发明要解决的技术问题是提供一种BICMOS工艺中的寄生N-I-P型PIN器件结构能实现低插入损耗和高隔离度。为此，本发明还提供了一种一种BICMOS工艺中的寄生N-I-P型PIN器件结构的制作方法。

为解决上述技术问题，本发明的寄生N-I-P型PIN器件结构，包括：

P型衬底、膺埋层、有源区、浅槽隔离、N型重掺杂区、接触孔和金属线；所述P型衬底上方形成有源区，所述有源区上方形成有N型重掺杂区，所述膺埋层上方形成有浅槽隔离，所述有源区与膺埋层和浅槽隔离相邻，所述浅槽隔离与N型重掺杂区相邻，金属线通过接触孔自膺埋层和N型重掺杂区引出；所述有源区具有轻掺杂的N型杂质。

其中，所述有源区具有轻掺杂的P型杂质。

本发明的寄生N-I-P型PIN器件结构制作方法，包括：

(1)在P型衬底上制作浅槽隔离；

(2)在浅槽隔离底部进行P型杂质注入形成膺埋层；

(3)掺杂注入形成有源区；

(4)进行热退火；

(5)在有源区上方生长多晶硅，进行N型重掺杂注入形成N型重掺杂区；

(6)接触孔自膺埋层和N型重掺杂区引出连接金属线，在接触孔内填入钒或锡以及钨。

实施步骤(2)时，注入剂量为1¹⁴cm^-2至1¹⁶cm^-2，能量小于20keV。

本发明的寄生N-I-P型PIN器件结构，采用TCAD(计算机辅助设计技术)模拟以SiGe HBT为例，基区外延掺杂是锗和硼的寄生PIN器件结果来看，在选取合适的PIN结构的(包括有源区宽度等)情况下，本发明的PIN器件的插入损耗在2dB以下，隔离度达到到30dB以上。本发明的寄生N-I-P型PIN器件结构及其制作方法能实现低插入损耗和高隔离度。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明器件结构的示意图。

图2是本发明制作方法的流程图。

图3是本发明制作方法的示意图一，显示步骤(1)、(2)的内容。

图4是本发明制作方法的示意图二，显示步骤(3)、(4)的内容。

图5是本发明制作方法的示意图三，显示步骤(5)的内容。

具体实施方式

如图1所示，本发明的寄生N-I-P型PIN器件结构，包括：

P型衬底、膺埋层、有源区、浅槽隔离、N型重掺杂区、接触孔和金属线；所述P型衬底上方形成有源区，所述有源区上方形成有N型重掺杂区，所述膺埋层上方形成有浅槽隔离，所述有源区与膺埋层和浅槽隔离相邻，所述浅槽隔离与N型重掺杂区相邻，金属线通过接触孔自膺埋层和N型重掺杂区引出；所述有源区具有轻掺杂的N型杂质。

如图2所示，本发明的寄生N-I-P型PIN器件结构制作方法，包括：

(1)如图3所示，在P型衬底上制作浅槽隔离；

(2)在浅槽隔离底部进行P型杂质注入形成膺埋层；

(3)如图4所示，掺杂注入形成有源区；

(4)进行热退火；

(5)如图5所示，在有源区上方生长多晶硅，进行N型重掺杂注入形成N型重掺杂区；

(6)接触孔自膺埋层和N型重掺杂区引出连接金属线，在接触孔内填入钒或锡以及钨，形成如图1所示器件。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。