[发明专利]形成刻蚀掩膜的方法

说明书

技术领域

本发明与集成电路的制作方法有关。更特定言的，本发明关于一种在半导体集成电路的制作期间使用单层阻材来形成刻蚀掩膜的方法。

背景技术

在半导体晶圆的工艺期间，半导体组件的特征是以图形化的刻蚀掩膜来加以定义。现今半导体集成电路装置的制作流程中广泛地使用多层阻材来作为上述的刻蚀掩膜。一个多层阻材一般会含有一图形化的阻质层(如光阻)、一中间层(如硅质层及/或一氮氧化硅层)、以及一底阻质层(如非晶硅碳薄膜)。

前述的光阻会根据光学掩膜或光罩上的所欲图形来定义其光学图形，然后再加以显影来移除未受暴照的光阻(在正微影作法中)或受暴照的光阻(在负微影作法中)。而后所述图形化的光阻会在进一步的刻蚀步骤中作为掩膜的用，以刻蚀裸露出的中间层或底部的阻质层，将图形从所述图形化光阻转移到下层的所述中间层或底阻质层上。其后，所述图形化光阻会被移除。然后再进行一非等向性的干式刻蚀工艺来刻蚀那些未为所述图形化的底阻质层所覆盖的材料层，藉以形成电路特征。

然而，上述先前技术的缺点在于线路特征的线宽(critical dimension，CD)控制不易，其于光学微影工艺与/或干式刻蚀工艺期间可能会引起工艺变异与线宽差异。因此，目前业界对于如何提供一种无前述缺点的集成电路制作改良方法仍有强烈的需求。

尽管本发明的动机在于解决前述问题，然其绝未限定于此。本发明仅会由其随附的权利要求项来作字面上的界定，并符合均等性原理，其并未与说明书有任何释义性或其它限定性上的关连。

发明内容

本发明的目的的一即在于提出一种在半导体集成电路的制作期间使用单层阻材来形成刻蚀掩膜的改良方法，以解决前述先前技术的问题。

本发明的另一目的在于提出一种制作集成电路的改良方法，其能够解决光学微影工艺及/或干式刻蚀工艺期间引起的工艺变异或线宽差异等问题。

根据本发明一实施例，其揭露了一种形成刻蚀掩膜的方法，包含：提供一基材，其上具有一待刻蚀的材料层；于所述材料层上形成一硬掩膜层，所述硬掩膜层包含有一对辐射敏感的单层阻材；将所述硬掩膜层暴照在一光化能下，以改变所述硬掩膜层受暴区域的溶剂可溶性；以及对所述硬掩膜层进行一水洗处理以去除所述硬掩膜层的受暴区域，藉以形成一由所述硬掩膜层的未受暴区域构成的掩膜图形。

无疑地，本发明的这类目的与其它目的在阅者读过下文以多种图示与绘图来描述的具体实施方式细节说明后将变得更为显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。所述些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在所述些图示中：

图1至图4为截面示意图，其描绘出根据本发明一实施例不使用光阻来形成刻蚀掩膜的方法范例。

图5至图8为截面示意图，其描绘出根据本发明另一实施例涉及光阻的使用的形成刻蚀掩膜的方法范例。

须注意本说明书中的所有图示皆为图例性质。为了清楚与方便图标说明的故，图标中的各部件在尺寸与比例上可能会被夸大或缩小地呈现。图中相同的参考符号一般而言会用来标示修改后或不同实施例中对应或类似的特征。

其中，附图标记说明如下：

10 基材

12 材料层

14  硬掩膜层

14a 未受暴区域

14b 受暴区域

20  光罩(掩膜)

114 开口

120 光化能

140 掩膜图形

210 图形化光阻(层)

具体实施方式

在下文的细节描述中，组件符号会被用来标示在随附的图示中成为其中的一部份，并且以可实行所述实施例的特例描述方式来表示。这类实施例会说明足够的细节俾使所述领域的一般技艺人士得以具以实施。须了解到本发明中亦可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反的，其中所包含的实施例将由随附的权利要求项来加以界定。