[发明专利]解码装置、方法和程序无效
申请号: | 201110331587.0 | 申请日: | 2011-10-27 |
公开(公告)号: | CN102457287A | 公开(公告)日: | 2012-05-16 |
发明(设计)人: | 横川峰志;新谷修;中田丰;池谷亮志 | 申请(专利权)人: | 索尼公司 |
主分类号: | H03M13/11 | 分类号: | H03M13/11;H04L1/00 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 周少杰 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 解码 装置 方法 程序 | ||
技术领域
本公开涉及解码装置、方法和程序,并且更具体地,涉及配置为更精确地执行解码的解码装置、方法和程序。
背景技术
BCH(Bose-Chaudhuri-Hocquenghem)码是纠错码之一,并且可以确定可以通过适当地选择参数来校正的误差的数目。近来,以与LDPC(低密度奇偶校验)码链接的形式采用BCH码,并且BCH码用作诸如作为数字广播波标准的DVB-T2(数字视频地面广播2)、DVB-C2(数字视频有线广播2)和DTMB(数字地面多媒体广播)的标准的纠错码。
基于一个BCH码字执行BCH码的解码,并且通过以下执行纠错:
(1)从接收值计算误差位置和误差值;以及
(2)从在接收值中获得的误差位置的数据移除误差值。以下描述配置来解码这些BCH码的解码装置。
参照图1,示出配置来解码BCH码的解码装置的示例性配置。图1所示的解码装置10具有控制块11、接收值存储器12、控制块13、解码存储器14、BCH解码处理块15和误差校正处理块16。
控制块11控制接收值存储器12将进入的接收值存储到接收值存储器12中。同时,控制块11从BCH解码处理块15接收解码结束标记,并且控制块11将指令给到接收值存储器12以读取下一个BCH码字。从接收值存储器12读取的接收值进入解码存储器14和BCH解码处理块15。
控制块13控制解码存储器14将从接收值存储器12输出的接收值(一个BCH码字)存储到解码存储器14中。同时,当控制块13在存储一个BCH码字的接收值之后从BCH解码处理块15接收解码结束标记时,控制块13给出指令到解码存储器14以读取存储的接收值。
当一个BCH码字的接收值已经进入时,BCH解码处理块15计算误差位置和误差值。同时,在解码结束时,BCH解码处理块生成指示解码结束的解码结束标记,并且将生成的解码结束标记提供到控制块11和控制块13。
误差校正处理块接收从解码存储器14读取的接收值以及通过BCH解码处理块15获得的误差位置和误差值,并且从接收值中的误差位置的接收值移除误差值,从而校正误差并且将BCH解码结果输出到在后级的处理块。
参照图2,示出了图1所示的解码装置10中的解码处理的流程。以下参照图2描述上述解码处理的流程。
假设数据R0是在从时间t0到时间t1的持续时间T0中要从接收值存储器12读取的数据,并且该数据是一个BCH码长度的接收值矢量。然后,当从时间t1起从接收值存储器12读取数据R0时,将该数据R0提供到解码存储器14以在其中存储,并且还提供到BCH解码处理块15。BCH解码处理块从时间t0起开始提供的数据R0的解码。
在时间t1,当已经完成从接收值存储器12读取数据R0时,已经完成通过解码存储器14存储数据R0,并且BCH解码处理块15已经完成数据R0的解码,然后数据R0从解码存储器14输出到误差校正处理块16。同时,误差位置和误差量从BCH解码处理块15提供到误差校正处理块16。此外,作为下一个数据的数据R1从接收值存储器12输出到解码存储器14和BCH解码处理块15。误差校正处理块16从时间t1起执行使用关于数据R0的误差位置和误差值的误差校正处理,从而生成数据D0并且将生成的数据输出到后级中的处理块。
在时间t2,当已经完成从接收值存储器读取数据R1时,已经完成通过解码存储器14的数据R1的存储,并且BCH解码处理块15已经完成数据R1的解码,然后数据R1从解码存储器14输出到误差校正处理块16。同时,误差位置和误差量从BCH解码处理块15提供到误差校正处理块16。此外,作为下一个数据的数据R2从接收值存储器12输出到解码存储器14和BCH解码处理块15。误差校正处理块16从时间t2起执行使用关于数据R1的误差位置和误差值的误差校正处理,从而生成数据D1并且将生成的数据输出到之后级中的处理块。
通过在解码装置的组件块中执行上述处理操作,执行用于在BCH码中执行误差校正的解码处理(见日本专利公开No.Hei 06-261024)。
发明内容
参照图1,解码存储器14用于在解码BCH码时将接收值延迟一个BCH码字的解码延迟。更具体地,在图1所示的现有技术的解码装置中,要求两个存储器,即,接收值存储器12和解码存储器14。为了减小电路规模和削减成本,已经希望存储器在大小和数目上的减少。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110331587.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类