[发明专利]衬底驱动低压运算放大器电路

说明书

技术领域

本发明涉及一种低压运算放大器，尤其涉及一种衬底驱动低压运算放大器。

背景技术

随着便携式消费电子产品和深亚微米CMOS集成电路技术的不断发展，集成电路的电源电压越来越低，低压低功耗设计已经成为现代CMOS集成电路的必然发展趋势。低电源电压会降低系统性能，包括工作电流的减小、工作速度的下降、动态范围和噪声容限的降低等，需要不断提出新的工艺和电路结构，设计具有超低功耗特性的CMOS模拟集成电路IP核，以满足超低功耗消费电子系统产品的需要。

运算放大器作为模拟集成电路设计的基本单元，广泛地应用于各种模拟系统和混合信号系统中，是低压低功耗SOC设计中的关键技术。而MOSFET阈值电压的降低趋势远远小于电源电压的降低趋势，从而限制了运算放大器的性能。低电源电压对运算放大器的速度、精度、功耗、成本等提出了更高的要求。衬底驱动技术通过调节阱-源结弱正偏，降低阈值电压的限制，从而有效降低电路所需的电源电压，且与标准CMOS工艺完全兼容，是实现低压低功耗SOC设计的一个重要方向。

发明内容

本发明的主要目的在于是提供一种衬底驱动低压运算放大器，以有效减小系统工作所必需的电源电压，使芯片在更低的电源电压下达到相同的性能，实现低压低功耗设计。

为了达到上述目的，本发明提供了一种衬底驱动低压运算放大器，包括差分输入级；

所述差分输入级，包括第一级差分输入级和第二级差分输入级；

所述第二级差分输入级包括作为输入差分对管连接成共源级结构的两衬底驱动MOS晶体管；

所述第一级差分输入级的输出端与该两衬底驱动MOS晶体管的衬底端连接；

该两衬底驱动MOS晶体管的栅端接地电平，该两衬底驱动MOS晶体管的漏端为所述第二级差分输入级的输出端。

实施时，所述衬底驱动MOS晶体管为衬底驱动PMOS晶体管。

实施时，所述第一级差分输入级包括级联的源级跟随器。

实施时，本发明所述的衬底驱动低压运算放大器，还包括增益级，其包括连接成共栅级结构的两NMOS晶体管；

所述第二级差分输入级的输出端与该两NMOS晶体管的源端连接，该两NMOS晶体管中的靠近同相输入端的一NMOS晶体管的漏端为所述增益级的输出端；

该两NMOS晶体管分别采用一PMOS晶体管作为电流源负载。

实施时，本发明所述的衬底驱动低压运算放大器还包括输出级，该输出级包括PMOS晶体管和NMOS晶体管，该PMOS晶体管连接为共源级结构，该NMOS晶体管为该共源级结构的有源负载，该PMOS晶体管的栅端接所述增益级的输出电平，该PMOS晶体管的漏端为所述输出级的输出端。

实施时，本发明所述的衬底驱动低压运算放大器还包括补偿电路，其包括标准miller补偿电容；

该标准miller补偿电容，一端与所述输出级包含的PMOS晶体管的栅端连接，另一端与所述输出级包含的PMOS晶体管的漏端连接。

实施时，所述补偿电路还包括零点消除电容和偏置提供电路，其中，

该零点消除电容与所述输出级包括的NMOS晶体管的栅极和漏极连接；

所述偏置提供电路为所述输出级包括的NMOS晶体管提供偏置。

实施时，本发明所述的衬底驱动低压运算放大器还包括启动电路；

所述启动电路，与所述补偿电路连接，用于为补偿电路中的偏置提供电路来提供初始触发电平，并通过该偏置提供电路为输出级提供初始触发电平。

实施时，本发明所述的衬底驱动低压运算放大器还包括过流保护电路，其包括PMOS晶体管和放电通路，其中，

该PMOS晶体管接成共源级结构，该PMOS晶体管的栅极与所述增益级的输出端连接；

所述放电通路与该PMOS晶体管的漏端连接；

当该PMOS晶体管的栅极电压高于预定电压时，电源电压经由所述放电通路放电。

与现有技术相比，本发明所述的衬底驱动低压运算放大器采用衬底驱动MOSFET结构作为输入差分对管，并提出共源级、共栅级、自偏置等电路结构，以克服衬底驱动技术的负面影响，包括输入跨导小、输入电容大、MOSFET的特征频率f_T小等。

附图说明

图1是本发明所述的衬底驱动低压运算放大器的一实施例的结构框图；

图2为本发明所述的衬底驱动低压运算放大器的另一实施例的电路原理图；

图3为单管衬底驱动PMOS晶体管的横截面图；