[发明专利]优化硅基液晶微显示像素单元面积的版图结构有效

专利信息
申请号: 201110270779.5 申请日: 2011-09-14
公开(公告)号: CN102338957A 公开(公告)日: 2012-02-01
发明(设计)人: 赵博华;黄苒;杜寰;罗家俊;林斌 申请(专利权)人: 中国科学院微电子研究所
主分类号: G02F1/1362 分类号: G02F1/1362;G02F1/1368;H01L27/02
代理公司: 北京市德权律师事务所 11302 代理人: 刘丽君
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 优化 液晶 显示 像素 单元 面积 版图 结构
【说明书】:

技术领域

 本发明涉及硅基液晶(LCoS),尤其涉及优化硅基液晶微显示像素单元面积的版图结构。

背景技术

LCoS是一种将CMOS集成电路技术和液晶显示技术相结合的新型显示技术。与穿透式液晶显示(LCD)和数字光处理(DLP)相比,LCoS具有光利用效率高、体积小、开口率高、制造成本低等特点。LCoS的解析度可以做得很高,能够方便地应用在便携型投影设备上。

    目前硅基液晶微显示实现彩色显示的主流方法是时序彩色法,主要是将一帧图像分成红、绿、蓝三子帧,这会造成光源照明时间的减少,而场缓存像素电路能延长时序彩色法的光源照明时间。但由于场缓存像素电路需要增加对像素电容的放电路径和充电路径,因而会增加像素单元的面积和布线的复杂度,并且显示分辨率越高对像素单元面积的要求越高,因此需要合理布局LCoS像素单元电路版图。

发明内容

针对现有技术中存在的上述问题,本发明提供了优化硅基液晶微显示像素单元面积的版图结构。

本发明提供了优化硅基液晶微显示像素单元面积的版图结构,像素单元包括第一晶体管、第二晶体管、第三晶体管、存储电容和像素电容;所述第一晶体管、所述第二晶体管和所述第三晶体管位于像素单元的上部,存储电容和像素电容位于像素单元的下部。

在一个示例中,像素单元具有写控制信号布线、上拉控制信号布线、读控制信号布线、数据输入信号布线、地信号布线、第一层金属线、第二层金属线和第三层金属线;上拉控制信号布线、写控制信号布线、读控制信号布线以及地信号布线由上至下依次横向布置,写控制信号布线、上拉控制信号布线、读控制信号布线以及地信号布线由第二层金属线形成;

数据输入信号布线纵向布置,数据输入信号布线由第三层金属线形成。

在一个示例中,像素电容和存储电容横向布置,像素电容和存储电容具有公用端。

在一个示例中,所述第一晶体管竖向布置,所述第一晶体管位于像素单元的右方且处于存储电容的上方;所述第二晶体管竖向布置,所述第二晶体管位于所述第一晶体管的右方且处于存储电容的上方;所述第三晶体管横向布置所述第二晶体管的右方且处于像素电容的上方。

在一个示例中,像素单元具有液晶电极信号布线;液晶电极信号布线位于像素电容两端之间,并且通过第三层金属连接到液晶电极。

在一个示例中,上拉控制信号布线通过第一通孔与所述第二晶体管的漏极相连接;写控制信号布线通过第一通孔、第一层金属和接触孔与所述第一晶体管的栅极相连接;读控制信号布线通过第一通孔连接到第一层金属,并通过接触孔与所述第三晶体管的栅极相连接;地信号布线位于液晶电极信号布线的下方,地信号布线通过第一通孔与存储电容和像素电容的公共端相连接。

在一个示例中,数据输入信号布线布置在像素单元的最左方,数据输入信号布线通过第二通孔、第二层金属线和第一通孔与所述第一晶体管的源极相连接。

在一个示例中,所述第一晶体管为PMOS晶体管,所述第二晶体管和所述第三晶体管均为NMOS晶体管。

在一个示例中,若干像素单元组成像素单元阵列;所述像素单元阵列右侧布置有像素单元充放电信号的反相器链,所述像素单元阵列与像素单元充放电信号的反相器链通过充放电路径连接;像素单元充放电信号的反相器链右侧布置有电源信号布线,像素单元充放电信号的反相器链左侧布置有地信号布线。

本发明提供的硅基液晶(LCoS)微显示优化像素单元面积的版图布局,合理的布置像素单元内部电路各个晶体管的位置,并利用电容的连接关系,重复利用部分版图,从而减小了版图面积,实现了像素电路面积和信号线布线的优化。

附图说明

下面结合附图来对本发明作进一步详细说明,其中:

图1是硅基液晶(LCoS)微显示优化像素单元面积的版图结构图之一。

图2是硅基液晶(LCoS)微显示优化像素单元面积的版图结构图之二。

图3是4×4像素阵列与外围充放电电路连接版图结构图。

具体实施方式

本发明提供了优化硅基液晶(LCoS)微显示像素单元面积的版图结构,该版图主要包括第一层金属线MET1、第二层金属线MET2、第三层金属线MET3、多晶硅POLY1、接触孔CT、第一通孔V1、第二通孔V2;所述的像素单元电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、存储电容C1和像素电容C2。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110270779.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top