[发明专利]多模数除频器以及相关的控制方法

说明书

技术领域

本发明是相关于频率合成器，尤指使用于频率合成器中的多模数除频器。

背景技术

频率合成器是无线通讯系统中一个重要的构成单元，负责执行高频载波与基频信号之间的转换。其设计优劣决定了信号转换的品质与传输系统的性能。在一个射频无线传输系统中，频率合成器大多以锁相回路的型式来实现。在设计上，以和差调制分数型锁相回路架构为目前的主流。此种架构，结合了多模数除频器(Multi-modulus divider)与和差调制器(∑-Δmodulator)，来实现一个分数型除频电路。

图1为依据S.Vaucher于IEEE J.Solid-State Circuit所公开的论文而实现的多模数除频器10，其中具有8个除法器CE₀～CE₇。除数由控制信号P₀～P₇所构成。图2为图1中的一除法器CE_n，其中n为0到7的整数。除法器CE_n对频率输入端F_I的输入频率除以2或3，而在频率输出端F_o产生输出频率。而除法器CE_n是处于除2或是除3其中的哪个状态，可以透过控制端P_I上的控制信号P_n与模数输入端M_I上的模数输入信号MI_n所控制。图1中的多模数除频器10可以对除法器CE₀的频率输入端F_I的输入频率，以一除数进行除频，结果可以在除法器CE₀的模数输出端M_o输出。多模数除频器10的可执行的除数范围为2⁸～2⁸⁺¹-1。

为了可以延展可执行的除数范围，使一多模数除频器采用单一输入频率时，就能够适用于多种不同应用协定的频率范围，图3中加入了除数延展逻辑(divider extension logic)12，所构成的多模数除频器14可执行的除数范围延展到2⁵～2⁸⁺¹-1。在图3中，除数是由控制信号P₀～P₈所构成。以下将以数串[P₈，P₇，...，P₀]来做为除数控制P，表示P₀～P₈的逻辑值。简单的来说，除数延展逻辑12依据当下的除数，选择性地跳过(bypass)最后几个除法器，使其等效上，对于输入频率F_IN，没有提供除频的功能。举例来说，除数为63时，除数控制P为[000111111]。因为控制信号P₆～P₈都为0，所以模数输入信号MI₄固定为1，除法器CE₅～CE₇被跳过，没有提供除频的功能。此时，模数输出信号MO₀～MO₄的频率，都会一样，大约是除法器CE₀的频率输入端F_I的信号频率的63分之一。

发明内容

本发明的实施例提供一种多模数除频器，包含有一除数下载器、一多模数除频电路、以及一模数控制器。该除数下载器，于一下载信号指示一除法周期开始时，下载一除数。该多模数除频电路包含有多个除法器串接(cascade)在一起，依据一输入频率以及该除数，该多模数除频电路可提供一输出频率。这些除法器分别输出多个模数输出信号(output modulus signal)。每一除法器可操作于一回路导通状态(close-loop status)或一回路断开状态(open-loop status)。该模数控制器，依据该除数，选择并控制这些除法器其中之一，使其在该除法周期结束时，确定维持在该回路断开状态。该下载信号是对应这些模数输出信号其中之一。

本发明的实施例提供一种多模数除频电路的控制方法。该多模数除频电路包含有多个除法器串接(cascade)在一起，依据一输入频率以及该除数，该多模数除频电路可提供一输出频率。每一除法器可操作于一回路导通状态或一回路断开状态。该方法包含有：提供一下载信号，其中，该下载信号可定义一除法周期；于该除法周期开始时，载入一除数；依据该除数选择这些除法器其中之一，作为一被选择除法器；以及，于该除法周期中，该下载信号的一切换缘之后，控制该被选择除法器，以使该被选择除法器于该除法周期中，均操作于该回路断开状态。