[发明专利]一种多端口寄存器堆存储单元及其布局布线方法

说明书

技术领域

本发明属于集成电路存储单元设计技术领域，具体涉及一种寄存器堆和随机静态存储单元。

背景技术

寄存器堆是处理器中第一级存储单元，它要求面积小，速度快，功耗小。寄存器堆的速度及功耗对处理器的性能起着决定性作用。随着工艺的发展，处理器的工作频率越来越高，这对寄存器文件的工作频率和功耗提出了极大的要求。

图1展示了传统的6管寄存器堆存储单元的电路结构图。PMOS管100、101和NMOS管102、103构成了相互耦合的反相器，形成存储节点150和151，用于存储一位二进制数。NMOS管104和105为存取晶体管，其栅端连接字线WL，源端连接位线BL和BLB，漏端分别和存储节点151、151相连，可以写入或读出一组数据。在读操作时，由于没有隔离管，所以位线上的电压可能会影响存储的数据，造成读破坏。另外，该存储单元只能支持单端口的读写，这对具有超标量、流水线等功能的处理器形成了瓶颈。

在多端口寄存器堆存储单元的设计中，增加的读端口数对存储单元的稳定性提出了更高的要求，而传统的存储单元，随着端口数增加，稳定性变差，所以需要设计一种应用于多端口寄存器堆，具有极小面积并且稳定的存储单元。

发明内容

本发明的目的在于提供一种多端口寄存器堆存储单元及其布局布线方法。

本发明提出的寄存器堆存储单元，由16个NMOS管和2个PMOS管构成，其中4个NMOS管和2个PMOS管构成耦合的反相器，形成真存储节点和伪存储节点；写端口共有2个，每个写端口均由2个NMOS写存取管构成，这2个NMOS管的源端连接两条写位线，漏端分别连接真存储和伪存储节点，栅端连接同一条写字线；读端口共有四个，每个端口均由一个NMOS读存取管和一个NMOS读隔离管构成，读存取管的源端连接读位线，漏端和读隔离管的漏端相连，栅端和读字线相连，读隔离管的源端和地线VSS相连，其栅端和真存储节点或伪存储节点相连。 

本发明提出的上述寄存器堆存储单元的布局布线方法，包括下列步骤：提供对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，通孔CT，接触孔1（VIA1）和金属层1（M1），在垂直方向上形成地线VSS的版图；在上述版图上布接触孔2（VIA2）和金属层2（M2），在水平方向上形成写字线和电源线VDD；在上述版图上布接触孔3（VIA3）和金属层3（M3），在垂直方向上形成位线；在上述版图上布触孔4（VIA4）和金属层4（M4），在水平方向上形成读字线。

根据本发明的布局布线方法，同一行存储单元可共享读晶体管的栅端。

根据本发明的布局布线方法，同一列存储单元可共享读晶体管和写晶体管的源端。

根据本发明的布局布线方法，读字线和写字线处于不同金属层。

根据本发明的寄存器堆存储单元，具有上下对称和左右对称的结构。

本发明通过将构成耦合反相器的晶体管由4个变成6个，极大化缩小了存储单元的面积，并且提高了稳定性。面积的减小又缩小了位线和字线的电容，进而有效减小整个寄存器堆的功耗，提高了性能。与现有的方法相比，本发明提供的寄存器堆存储单元及其布局布线方法，不但减小了由于通孔过多引入的额外电容电阻，而且可有效减小面积。不同的字线位于不同层，可有效降低由于字线数目过多导致单元面积增大的问题。

附图说明

图1是传统的6管存储单元的电路图。

图2是改进的18管多端口寄存器堆存储单元电路图。

图3是图2所示的单元的N阱、有源区、多晶硅层、CT、M1的版图。

图4是在图3所示的版图上布好VIA1、M2的版图。

图5是在图4所示的版图上布好VIA3、M3的版图。

图6是在图5所示的版图上布好VIA4、M4的版图。

图7是同一列存储单元共享读写晶体管漏端的版图。

图8是同一行存储单元共享读晶体管栅端的版图。

具体实施方式

本发明描述了一种多端口寄存器堆存储单元，并且描述了其布局布线方法。以下阐述了本发明的设计实例。