[发明专利]一种STI结构CMP方法以及STI结构制作方法

说明书

技术领域

本发明涉及一种电子元件制作工艺，尤其涉及一种用于氧化硅/氮化硅双内壁保护层浅沟槽隔离结构的化学机械抛光方法、以及采用所述方法制作所述浅沟槽隔离结构的方法。

背景技术

在半导体制造工艺中，浅沟槽隔离（Shallow Trench Isolation，或STI）技术作为一种器件隔离技术被广泛使用。如图1所示，常见的STI工艺流程为：先在硅衬底(substrate) 1 上依次淀积一层氧化硅（pad oxide）与氮化硅(pad nitride），其中氧化硅层作为硅衬底的保护层，氮化硅作为后续刻蚀和化学机械抛光工艺的阻挡层（图1a）。之后依次通过光刻和刻蚀，在硅衬底上形成所需要的浅沟槽（图1b）。一般沟槽的深度在300~700nm之间。接着在沟槽的内壁以热氧化法生长一层二氧化硅保护层（liner oxide），以修复刻蚀对衬底造成的损伤，并对沟槽底部的尖角圆化(corner rounding)（图1c）。再以化学气相法淀积(chemical vapor deposition或CVD)二氧化硅作为充填沟槽隔离材料。由于化学气相法的特性，在向沟槽淀积二氧化硅的同时也会在氮化硅阻挡层的表面淀积相当厚度的二氧化硅层（图1d），最后需要用化学机械抛光（Chemical-mechanical polishing或CMP）技术研磨去除在氮化硅表面淀积的二氧化硅，并且停止在氮化硅阻挡层之上，最终在晶圆形成一平坦的表面（图1e）。最后再通过湿法刻蚀将氮化硅以及氮化硅下层的二氧化硅去除，露出硅衬底表面。至此，隔离浅沟槽完全形成。

传统的STI技术虽然能提高器件的性能和集成度，但制造过程中也产生许多问题。其中之一是隔离沟槽边缘凹陷（divot）现象。此现象是在湿法刻蚀去除氮化硅以及氮化硅下层的二氧化硅的过程中，由于浅沟槽边缘的二氧化硅的局部应力和材质不同，而湿法工艺具有各向同性特性和对不同二氧化硅具有不同的刻蚀速率而造成。隔离沟槽边缘凹陷现象会对器件造成很多负面效应，如门电压降低，漏电增加等等。

目前一种消除或改善隔离沟槽边缘凹陷现象的方法是对沟槽内壁采用双保护层，即先用热氧化法在沟槽内壁生长一层氧化硅保护层，接着再淀积一层氮化硅保护层，形成氧化硅/氮化硅双保护层（oxide/nitride double liner）。这种方法会在氮化硅阻挡层（pad nitride）上形成氧化硅保护层（liner oxide）、氮化硅保护层(liner nitride)以及沟槽二氧化硅填充层的三层薄膜结构。该结构对STI-CMP工艺带来很大挑战。这是因为通常STI-CMP工艺为达到较高的平坦度和保护下面衬底，都采用具有较高的氧化硅对氮化硅的研磨速率比的研磨液，这样研磨会停止在氮化硅阻挡层(pad nitride)之上。

对于这种三层膜结构，通常的STI-CMP研磨结束时会停在氮化硅（liner nitride）保护层上，从而需要额外的湿法步骤依次去除氮化硅保护层，氧化硅保护层，及氮化硅阻挡层和氧化硅阻挡层，即增加了工艺复杂度，又不利于晶圆表面的平坦度。

发明内容

本发明提出一种CMP方法，使用具有较高的氧化硅对氮化硅的研磨速率比的研磨液研磨去除沟槽二氧化硅填充层并且停在氮化硅保护层（liner nitride）上，接着用具有较高的氮化硅对氧化硅研磨速率比的研磨液研磨氮化硅保护层（liner nitride），在完全去除氮化硅保护层（liner nitride）之后，再使用原来的具有较高的氧化硅对氮化硅的研磨速率比的研磨液研磨二氧化硅保护层（liner oxide），最终停留在氮化硅阻挡层（pad nitride）之上。

本发明提供了一种用于氧化硅/氮化硅双内壁保护层浅沟槽结构的化学机械抛光方法，其特征在于，步骤包括：

步骤1，使用具有较高的氧化硅对氮化硅的研磨速率比的研磨液对沟槽二氧化硅填充层进行研磨，并且研磨停止在氮化硅保护层上；所述较高的氧化硅对氮化硅的研磨速率比，指的是氧化硅对氮化硅研磨速率比大于1。

步骤2，使用具有较高的氮化硅对氧化硅研磨速率比的研磨液对氮化硅保护层层进行研磨，并且研磨停止在氧化硅保护层上；所述有较高的氮化硅对氧化硅研磨速率比指的是氮化硅对氧化硅研磨速率比大于1

步骤3，再次使用步骤1中所述研磨液研磨二氧化硅保护层，并最终停止在氮化硅阻挡层之上；

步骤4，去除浅沟槽外衬底表面的氮化硅和二氧化硅保护层。