[发明专利]相变记忆体、电子系统、可逆性电阻存储单元及提供方法有效

专利信息
申请号: 201110244362.1 申请日: 2011-08-22
公开(公告)号: CN102385917A 公开(公告)日: 2012-03-21
发明(设计)人: 庄建祥 申请(专利权)人: 庄建祥
主分类号: G11C16/02 分类号: G11C16/02;H01L27/10;H01L27/24
代理公司: 北京律诚同业知识产权代理有限公司 11006 代理人: 梁挥;常大军
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 相变 记忆体 电子 系统 可逆性 电阻 存储 单元 提供 方法
【说明书】:

技术领域

发明涉及到可编程记忆体元件,如使用在记忆体阵列的可编程电阻元件。

背景技术

可编程电阻元件通常是指元件的电阻状态可在编程后改变。电阻状态可以由电阻值来决定。例如,电阻性元件可以是单次性可编程OTP(One-TimeProgrammable)元件(如电性熔丝),而编程方法可以施用高电压,来产生高电流通过OTP元件。当这大电流经由打开的编程选择器流过OTP元件,OTP元件将被烧成高或低电阻状态(取决于是熔丝或反熔丝(Anti-fuse))而加以编程。

电性熔丝是一种常见的OTP,而这种可编程电阻元件,可以是多晶硅、硅化多晶硅、硅化物、热隔离的主动区、金属、金属合金或它们的组合。金属可以是铝、铜或其它过渡金属。其中最常用的电性熔丝是硅化的多晶硅,用互补式金氧半导体晶体管(CMOS)的栅极制成,用来作为内连接(interconnect)。电性熔丝也可以是一个或多个接点(contact)或层间接点(via),而不是小片段的内连接。高电流可把接点或层间接点烧成高电阻状态。电性熔丝可以是反熔丝,其中高电压使电阻降低,而不是提高电阻。反熔丝可由一个或多个接点或层间接点组成,并含有绝缘体于其间。反熔丝也可由CMOS栅极耦合于CMOS本体,其含有栅极氧化层当做为绝缘体。

传统的可编程电阻式记忆存储单元如图1所示。存储单元10包含电阻元件11和N型金氧半导体晶体管(NMOS)编程选择器12。电阻元件11一端耦合到NMOS的漏极,另一端耦合到正电压V+。NMOS 12的栅极耦合到选择信号(SEL),源极耦合到负电压V-。当高电压加在V+而低电压加在V-时,电阻元件10则可被编程,经由提高编程选择信号(SEL)来打开NMOS 12。一种最常见的电阻元件是硅化多晶硅,乃是在同时制作MOS栅极时用的同样材料。编程选择器NMOS 12的面积,需要足够大,以提供所需的编程电流可持续几微秒。硅化多晶硅的编程电流通常是从几毫安(对宽度约40纳米的熔丝)至20毫安(对宽度约0.6微米熔丝)。因此使用硅化多晶硅的电性熔丝存储单元面积往往需有大的面积。

可编程电阻元件可以是可逆的电阻元件,可以重复编程且可逆编程成数字逻辑值“0”或“1”。可编程电阻元件可从相变材料来制造,如锗(Ge)、锑(Sb)碲(、Te)的组成Ge2Sb2Te5(GST-225)或包括成分铟(In),锡(Sn)或硒(Se)的GeSbTe类材料。经由高电压短脉冲或低电压长脉冲,相变材料可被编程成非晶体态高电阻状态或结晶态低电阻状态。可逆电阻元件可以是电阻式随机存取记忆体(电阻式记忆体RRAM),存储单元由在金属或金属合金电极之间的金属氧化物,如铂/氧化镍/铂(Pt/NiO/Pt),氮化钛/氧化钛/氧化铪/氮化钛(TiN/TiOx/HfO2/TiN)制成。该电阻状态可逆性的改变是经由电压或电流脉冲的极性、强度、及持续时间,以产生或消灭导电细丝。另一种类似电阻式随机存取记忆体(RRAM)的可编程电阻元件,就是导电桥随机存取记忆体(CBRAM)。此记忆体是基于电化学沉积和移除在金属或金属合金电极之间的固态电解质薄膜里的金属离子。电极可以是一个可氧化阳极和惰性阴极,而且电解质可以是掺银或铜的硫是玻璃如硒化锗(GeSe)或硒化硫(GeS)等。该电阻状态可逆性的改变是经由电压或电流脉冲的极性、强度、及持续时间,以产生或消灭导电桥。

如图2a所示,相变记忆体(PCM)是另一个传统的可编程电阻元件20。PCM存储单元包含相变材料(Phase Change Material)薄膜21和当作编程选择器的双极性晶体管22,其具有P+射极23,N型基极27和P型基体的集极25。相变薄膜21一端耦合到双极性晶体管22的射极23,另一端耦合到正电压V+。双极性晶体管22的N型基极27耦合到负电压V-。集极25耦合到接地。在V+和V-间施加适当的电压且持续适当的时间,相变薄膜21可被编程成高或低电阻状态,根据电压和持续时间而定。按照惯例,编程一个相变记忆体成高电阻状态(或重设状态)大约需要3V持续50ns,消耗大约300uA的电流。编程相变记忆体成低电阻状态(或设置状态)需要2V持续300ns左右,消耗大约100uA的电流。这种存储单元需要特殊工艺来妥善隔离每个存储单元,因而需要比标准CMOS逻辑工艺多3-4道掩膜,而使得它的制作比较贵。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于庄建祥,未经庄建祥许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110244362.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top