[发明专利]一种C波段低相位噪声频率综合发生器

说明书

技术领域

本发明涉及低相位噪声频率综合发生器，特别是一种C波段低相位噪声频率综合发生器。

背景技术

频率综合发生器是雷达的核心部件，它产生雷达所需的各种频率成份，频率综合发生器的指标也是雷达的关键性指标。频率综合发生器的相位噪声直接影响到雷达的检测灵敏度；短期稳定度直接影响雷达的改善因子。由于雷达电子对抗功能需要频率可变，就要求频率综合发生器输出的发射信号在比较宽的带宽内工作，既要保证发射信号的低相位噪声，又要在一定范围内进行频率捷变，两者兼顾是一件非常困难的事情。

发明内容

本发明的目的在于，提供一种C波段低相位噪声宽频率捷变的频率综合发生器，它既有良好的相位噪声特性，又可在比较宽的带宽内进行频率捷变。

为了实现上述任务，本发明采取如下的技术解决方案：

一种C波段低相位噪声宽频率捷变的频率综合发生器，其特征在于，包括100MHz恒温晶振、功分器、三倍频器、P波段锁相环、C波段取样锁相介质振荡器、混频器、滤波器、可编程逻辑器、数字频率直接合成器和分频器；

100MHz恒温晶振用于提供基准时钟，经过功分器分为5路100MHz信号，一路直接输出100MHz相参信号供雷达其它部分使用，一路给可编程逻辑器件提供时钟，一路送入三倍频器，另外两路分别为P波段锁相环和C波段取样锁相介质振荡器提供参考时钟；可编程逻辑器起到时序控制及P波段锁相环和数字频率合成器的寄存器配置地址，控制频率变化的作用；

100MHz信号经过三倍频器输出300MHz信号，再经过功分器分为三路信号，分别为信号f2、信号f2’和300MHz信号f2”；

信号f2’为数字频率直接合成器提供时钟，数字频率直接合成器输出雷达的基本波形信号f1，基本波形信号f1与信号f2经混频、滤波后，接着与P波段锁相环产生的频率信号f3经混频、滤波后再与C波段取样锁相介质振荡器产生的频率信号f4混频，经滤波器后通过功分器得到发射信号f和f’，即发射信号f＝f1+f2+f3+f4；

300MHz信号f2”经过分频器产生频率f5，频率f5经滤波器后，在混频器中与发射信号f’混频，得到本振信号f_LO，即f_LO＝f’+f5。

本发明的C波段低相位噪声宽频率捷变的频率综合发生器的特点是：即合理利用了数字频率合成器(DDS)容易产生雷达发射波形、数字锁相环电路简单频率变化方便、取样锁相介质振荡器远端相位噪声标优异的特点，又互相弥补了各自不足之处。电路结构简单、相位噪声优秀，既能方便的改变雷达波形，又能快速的进行频率捷变。

附图说明

图1为C波段低相位噪声频率综合发生器原理框图；

图2为数字锁相环的原理框图。

图3是C波段低相位噪声宽频率捷变的频率综合发生器的原理框图。

以下结合附图和实施例对本发明作进一步的详细说明。

具体实施方式

参见图3，本实施例给出一种C波段低相位噪声宽频率捷变的频率综合发生器的实现例子，包括100MHz恒温晶振、功分器、三倍频器、P波段锁相环、C波段取样锁相介质振荡器、混频器、滤波器、可编程逻辑器件、数字频率合成器(DDS)、分频器等组成。

100MHz恒温晶振用于提供基准时钟信号，经过功分器分为五路100MHz信号，第一路直接输出100MHz相参基准信号供雷达其它部分使用，第二路给可编程逻辑器提供时钟，第三路送入三倍频器，第四路和第五路分别提供P波段锁相环和C波段取样锁相介质振荡器作为参考时钟；

可编程逻辑器件用于输出时序控制信号，以及对P波段锁相环和数字频率合成器中的寄存器进行地址配置，控制频率变化；

发射信号f产生过程如下：

100MHz信号经过三倍频器输出300MHz信号，再经过功分器分为三路信号，分别为f2、f2’和f2”；其中，f2’为数字频率合成器(DDS)提供时钟。数字频率合成器(DDS)输出雷达发射信号的基本波形f1，f1与f2经混频滤波进行上变频，接着与P波段锁相环产生的信号f3经混频滤波上变频，再与C波段取样锁相介质振荡器产生的信号f4经混频滤波上变频，最后通过功分器得到发射信号f和f’。f＝f1+f2+f3+f4。

本振信号f_LO产生过程如下：