[发明专利]一种栅源和栅漏过压保护的晶体管功率器件及其制造方法

说明书

技术领域

本发明涉及半导体技术，尤其涉及的是一种栅源和栅漏过压保护的晶体管功率器件及其制造方法。

背景技术

现有技术中，现有的功率器件，例如，VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)，一种栅极电压控制，二种载流子参入导电的器件，他具有驱动电路简单，电流能力大，易于集成等优点。栅电极的面积占据其总面积的一半以上，栅区很容易损坏。同时栅漏之间在工作电压冲击下也容易损坏，为了保护栅源之间的电极及栅漏之间的电极，传统的方法是利用多晶硅形成串联二极管保护栅源之间电极及栅漏之间的电极，但是多晶硅的击穿电压及掺杂控制较难，对于工艺制程要求很高。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明所要解决的技术问题是：提供一种各电极保护效果好，具有过压保护，栅区不容易损坏，结构和制造工艺均较简单，使用寿命长的栅源和栅漏过压保护的晶体管功率器件。

本发明的技术方案如下：一种栅源和栅漏过压保护的晶体管功率器件，包括硅片、栅氧化层、多晶硅层、栅电极、源电极和漏电极，其中；还包括一P+区域和一N+区域，所述P+区域和所述N+区域分别设置在所述源电极的源区上。

应用于上述技术方案，所述的晶体管功率器件中，对应所述P+区域和所述N+区域，还分别设置一栅漏电极二极管保护区域和一栅源二极管保护区域，所述栅漏电极二极管保护区域和所述栅源二极管保护区域分别设置在所述晶体管功率器件的两边缘部。

应用于上述各个技术方案，所述的晶体管功率器件中，所述晶体管功率器件为VDMOS功率器件或IGBT功率器件。

应用于上述各个技术方案，一种栅源和栅漏过压保护的晶体管功率器件的制造方法中，包括如下步骤：A、热场氧化所述硅片，并且，沉积多晶硅，形成所述栅氧化层和所述多晶硅层；B、光刻多晶硅区，形成所述栅电极，并且，形成所述源电极和所述漏电极；C、场氧化开出P+窗口，通过硼注入，形成所述P+区域；D、场氧化开出N+窗口，通过磷注入，形成所述N+区域；E、形成所述晶体管功率器件。

应用于上述各个技术方案，所述的制造方法中，步骤E具体执行：形成一VDMOS功率器件或一IGBT功率器件。

应用于上述各个技术方案，所述的制造方法中，步骤D之后，还执行步骤D1：在所述晶体管功率器件两边缘部分别串联PN二极管，与所述P+区域和所述N+区域相对应，分别形成所述栅漏电极二极管保护区域和所述栅源二极管保护区域。

应用于上述各个技术方案，所述的制造方法中，在步骤D1之后，还执行步骤D2：设置所述PN二极管的串联间距，使PN二极管的击穿电压，低于所述栅电极和源电极之间的击穿电压、以及低于所述栅电极和所述漏电极之间的击穿电压，并且，高于10倍域值电压。

应用于上述各个技术方案，所述的制造方法中，步骤D之后，还执行步骤D1：在所述晶体管功率器件一边缘部串联PN三极管，与所述P+区域相对应，并且，在另其一边缘部串联PN二极管，与所述N+区域相对应，分别形成所述栅漏电极二极管保护区域和所述栅源二极管保护区域。

应用于上述各个技术方案，所述的制造方法中，在步骤D1之后，还执行步骤D2：设置所述PN三极管和所述PN二极管的串联间距，使PN三极管和PN二极管的击穿电压，低于所述栅电极和源电极之间的击穿电压和低于所述栅电极和所述漏电极之间的击穿电压，并且，高于10倍域值电压。

应用于上述各个技术方案，所述的制造方法中，采用封装时打线的方式，串联各所述PN二极管或所述PN三极管。

采用上述方案，本发明通过设置一P+区域和一N+区域，并且，将所述P+区域和所述N+区域分别设置在所述源电极的源区上，再通过所述P+区域和所述N+区域分别与外部或内部的二极管或三极管串联，形成栅漏电极和栅源电极的保护电极，从而使所述晶体管功率器件具有过压保护，使其栅区不容易损坏，使用寿命长，并且，所述晶体管功率器件结构和制造工艺均较简单。

附图说明

图1为本发明中晶体管功率器件的一种结构示意图；

图2为本发明中晶体管功率器件制造方法的一种流程图。

具体实施方式

以下结合附图和具体实施例，对本发明进行详细说明。

实施例1