[发明专利]一种栅源和栅漏过压保护的晶体管功率器件及其制造方法

权利要求书

1.一种栅源和栅漏过压保护的晶体管功率器件，包括硅片、栅氧化层、多晶硅层、栅电极、源电极和漏电极，其特征在于；

还包括一P+区域和一N+区域，所述P+区域和所述N+区域分别设

置在所述源电极的源区上。

2.根据权利要求1所述的晶体管功率器件，其特征在于，对应所述P+区域和所述N+区域，还分别设置一栅漏电极二极管保护区域和一栅源二极管保护区域，所述栅漏电极二极管保护区域和所述栅源二极管保护区域分别设置在所述晶体管功率器件的两边缘部。

3.根据权利要求1或2所述的晶体管功率器件，其特征在于，所述晶体管功率器件为VDMOS功率器件或IGBT功率器件。

4.一种栅源和栅漏过压保护的晶体管功率器件的制造方法，其特征在于，包括如下步骤：

A、热场氧化所述硅片，并且，沉积多晶硅，形成所述栅氧化层和所述多晶硅层；

B、光刻多晶硅区，形成所述栅电极，并且，形成所述源电极和所述漏电极；

C、场氧化开出P+窗口，通过硼注入，形成所述P+区域；

D、场氧化开出N+窗口，通过磷注入，形成所述N+区域；

E、形成所述晶体管功率器件。

5.根据权利要求4所述的制造方法，其特征在于，步骤E具体执行：形成一VDMOS功率器件或一IGBT功率器件。

6.根据权利要求4所述的制造方法，其特征在于，步骤D之后，还执行步骤D1：在所述晶体管功率器件两边缘部分别串联PN二极管，与所述P+区域和所述N+区域相对应，分别形成所述栅漏电极二极管保护区域和所述栅源二极管保护区域。

7.根据权利要求6所述的制造方法，其特征在于，在步骤D1之后，还执行步骤D2：设置所述PN二极管的串联间距，使PN二极管的击穿电压，低于所述栅电极和源电极之间的击穿电压、以及低于所述栅电极和所述漏电极之间的击穿电压，并且，高于10倍域值电压。

8.根据权利要求4所述的制造方法，其特征在于，步骤D之后，还执行步骤D1：在所述晶体管功率器件一边缘部串联PN三极管，与所述P+区域相对应，并且，在另其一边缘部串联PN二极管，与所述N+区域相对应，分别形成所述栅漏电极二极管保护区域和所述栅源二极管保护区域。

9.根据权利要求8所述的制造方法，其特征在于，在步骤D1之后，还执行步骤D2：设置所述PN三极管和所述PN二极管的串联间距，使PN三极管和PN二极管的击穿电压，低于所述栅电极和源电极之间的击穿电压和低于所述栅电极和所述漏电极之间的击穿电压，并且，高于10倍域值电压。

10.根据权利要求6或8所述的制造方法，其特征在于：采用封装时打线的方式，串联各所述PN二极管或所述PN三极管。