[发明专利]一种具有高弛豫度SiGe缓冲层的制备方法

说明书

所属技术领域

本发明属于半导体技术领域，特别涉及一种制备弛豫锗硅(SiGe)缓冲层的方法。

背景技术

在现代半导体技术中，随着半导体产业快速发展，半导体器件的尺寸不断缩小，提高半导体器件的性能是一个很重要的课题。如在绝缘栅型场效应管(MOSFET)的沟道区引入应变技术，可以大大提高载流子迁移率，从而提高器件的性能。

最常用的在沟道中引入应变方法是进行异质外延。例如，当晶格常数较小的硅(Si)层外延在晶格常数较大的锗硅(SiGe)缓冲层时，外延的硅(Si)层在平面方向为了维持与锗硅(SiGe)缓冲层一致的晶格常数，硅(Si)层必然会受到应力的作用而呈现出应变。这层应变硅(Si)层即可作为载流子通过的沟道区。

因为实际生产中没有现成的锗硅(SiGe)晶圆来做衬底，因此需要在硅(Si)衬底上外延锗硅(SiGe)层来做衬底，这时衬底硅(Si)和外延的锗硅(SiGe)层合称为虚拟衬底，而此时的锗硅层称为锗硅(SiGe)缓冲层。由于硅(Si)衬底与锗硅(SiGe)缓冲层之间不同的晶格常数，硅(Si)衬底上外延出来的锗硅(SiGe)缓冲层内存在应变，这会影响其上继续生长的作为MOSFET沟道区的硅(Si)层中的应变。因此，需要将锗硅(SiGe)缓冲层中的应力释放，即形成弛豫的锗硅(SiGe)缓冲层。

锗硅(SiGe)缓冲层应变的弛豫是通过Si-SiGe界面处的失配位错的产生来实现的，只有锗硅(SiGe)缓冲层达到一定的厚度，才能产生足够的位错来弛豫应变。但是，过多的失配位错又会穿透到锗硅(SiGe)缓冲层的上表面，大大增加了锗硅(SiGe)缓冲层表面的粗糙度，起伏严重，不利于高性能器件的制备；由于锗(Ge)的热导率比硅(Si)低，过厚的锗硅(SiGe)缓冲层也不利于散热，更不便于器件集成。因此，锗硅(SiGe)缓冲层的制备需要从厚度，弛豫度大小，表面粗糙度三个因素权衡考虑。这就要求制备的锗硅(SiGe)缓冲层需要有以下特质：表面粗糙度小、弛豫度大、锗硅(SiGe)缓冲层较薄。

目前，制备弛豫锗硅(SiGe)缓冲层的方法主要有两种：(1)渐变锗(Ge)组分法：通过渐变锗(Ge)组分生长具有一定厚度的锗硅(SiGe)缓冲层，这样生长的锗硅(SiGe)缓冲层中产生的应变不会太大，由于存在一系列具有低失配位错的界面，层中应变也可以被逐步有效弛豫。但是由于锗(Ge)组分的增长速率一般很小，这样得到的锗硅(SiGe)缓冲层的厚度就很大，一般为1～2微米，不利于高性能器件的制备；(2)低温硅(LT-Si)技术：在SiGe/Si界面引入一层低温硅(LT-Si)层，低温下生长的硅(Si)材料存在大量位错缺陷，在随后生长锗硅(SiGe)的过程中，低温硅(LT-Si)层中的位错会释放锗硅(SiGe)缓冲层中的应力，故可以减小锗硅(SiGe)缓冲层厚度；但是这种技术存在一个很大的缺点就是，后续的锗硅(SiGe)缓冲层生长时，若温度过高，低温Si(LT-Si)层会退火而不能有效释放SiGe/Si界面的应变，锗硅(SiGe)缓冲层难以达到完全弛豫；而在低温下生长低温硅(LT-Si)层的速度太慢，耗时太长，不利于生产。

综上所述，传统的制备弛豫锗硅(SiGe)缓冲层的方法存在上述不足之处。因此探索新的制备锗硅(SiGe)缓冲层的方法很有意义。

发明内容

本发明的目的是为了克服已有技术制备弛豫锗硅(SiGe)缓冲层的厚度较大(通常有1～2微米)，表面粗糙度较大(粗糙度的均方根值通常为8～12纳米)，特提供一种新的制备弛豫锗硅(SiGe)缓冲层的方法。