[发明专利]在半导体器件上同时制作通孔和沟槽的方法有效
申请号: | 201110220660.7 | 申请日: | 2011-08-03 |
公开(公告)号: | CN102915950A | 公开(公告)日: | 2013-02-06 |
发明(设计)人: | 张海洋;王冬江 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;B29C59/02 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 牛峥;王丽琴 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 同时 制作 沟槽 方法 | ||
1.一种在半导体器件上同时制作通孔和沟槽的方法,该方法包括:
在半导体器件上提供一介质层上沉积金属硬掩膜层,在金属硬掩膜层上沉积硬掩膜层,提供具有沟槽图案及通孔图案的印章;
将具有沟槽图案及通孔图案的印章压印在具有硬掩膜层和金属硬掩膜层的介质层上;
以在介质层上的该压印沟槽图案及通孔图案为掩膜,刻蚀介质层,在介质层中形成沟槽和通孔。
2.如权利要求1所述的方法,其特征在于,所述金属硬掩膜层的厚度满足经过压印后,剩余的所述金属硬掩膜层厚度保证在介质层刻蚀沟槽完成之前不会被消耗完。
3.如权利要求2所述的方法,其特征在于,所述金属硬掩膜层的厚度为100~500埃。
4.如权利要求1所述的方法,其特征在于,所述压印之后,在刻蚀之前,还包括:
在介质层上的硬掩膜层被完全压印掉,在介质层上的沟槽区域留有金属硬掩膜层,在介质层上的通孔区域没有金属硬掩膜层,在介质层上的通孔区域表面被压印。
5.如权利要求1所述的方法,其特征在于,所述金属硬掩膜层为氮化钛层、氮化硼层、或者硼和钛的混合氮化物。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110220660.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造