[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件的形成方法。

背景技术

随着半导体逻辑技术的不断发展，对于形成半导体器件的各膜层及互连结构的质量要求也越来越高。膜层或互连结构中的沟槽/通孔在不同工艺中产生缺陷都会直接影响半导体器件的可靠性。

在半导体器件集成度不断增加的今天，逻辑器件的尺寸也越来越小，逻辑器件中的通孔尺寸也相应变小。现有逻辑器件中通孔的形成方法如图1至图3所示，在图1中，提供基底10，所述基底10依次包括半导体衬底、以及位于半导体衬底上的晶体管、电容器、金属布线层等结构；在半导体衬底10上形成沉积介质层20。如图2所示，在所述介质层20表面形成掩膜层30，用以后续刻蚀工艺中保护下面的膜层；在掩膜层30上旋涂光刻胶层40；接着，对光刻胶层40进行曝光及显影处理，形成通孔图形。如图3所示，以光刻胶层40为掩膜，沿通孔图形刻蚀掩膜层30及介质层20至露出半导体衬底10，形成通孔50。

美国专利US10/780554公开了一种逻辑器件中通孔的形成方法。

现有形成逻辑器件的通孔，通孔边缘的介质层上产生底切，于通孔沉积导电物质后会产生短路现象，影响半导体器件的电性能。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，防止制作通孔时在介质层上形成底切。

为解决上述问题，本发明实施例提供一种半导体器件的形成方法，包括：提供基底，所述基底上形成有介质层；对介质层进行氧气等离子体处理；用含碳气体对介质层进行处理；在介质层上形成掩膜层；刻蚀掩膜层和介质层至露出基底，形成通孔。

可选的，所述含碳气体包含C₂H₄或C₂H₂。

可选的，所述含碳气体处理介质层所需的压力为2～10托，功率为300～1500W，气体流量为100～2000sccm，处理时间为2s～10s。

可选的，所述介质层为低k材料，介电常数为2.2～2.9。

可选的，所述低k材料为SiOCH。

可选的，所述含碳气体还包含N₂和NH₂。

可选的，所述掩膜层材料为氧化硅。

可选的，形成所述氧化硅的反应物为TEOS。

可选的，形成介质层的方法为化学气相沉积法。

可选的，刻蚀介质层采用的是干法刻蚀工艺。

与现有技术相比，本发明技术方案具有以下优点：在对介质层进行氧气等离子体处理后，用含碳气体再对介质层进行处理。用氧气等离子体处理完介质层，增强介质层与后续掩膜层的结合力，但是氧离子会带走介质层表面的碳离子；用含碳气体再对介质层进行处理，将碳离子加入至介质层中，使介质层中的碳含量保持稳定，有效避免了酸液对掩膜层下缺少碳的介质层产生严重腐蚀，防止的底切现象的产生；保证了介质层表面的平整性，提高了半导体器件的电性能和可靠性。

附图说明

图1至图3是现有技术形成具有通孔的半导体器件的示意图；

图4是采用现有工艺形成的通孔具有缺陷的示意图；

图5是本发明形成具有通孔的半导体器件的具体实施方式流程示意图；

图6至图10是本发明形成具有通孔的半导体器件的示意图。

具体实施方式

在深亚微米以下的工艺，在逻辑半导体器件制作过程中在形成通孔时，发明人发现为了增强介质层与后续掩膜层的结合力，会采用氧气等离子体处理介质层，但是氧离子会带走介质层表面的碳离子，使介质层的SiCOH变为较为活泼的SiOH；在后续用氢氟酸刻蚀介质层形成通孔50时，介质层20表面的SiOH很容易被酸洗掉，使介质层20与掩膜层30之间的界面产生底切60(如图4所示)，影响半导体器件的电性能。

发明人针对上述技术问题，经过对原因的分析，不断研究发现介质层表面碳离子缺失会造成刻蚀过程中缺碳的介质层同时被去除；那么用含碳气体再对介质层进行处理，将碳离子加入至介质层中，使介质层中的碳含量保持稳定，有效避免了酸液对掩膜层下缺少碳的介质层产生严重腐蚀，防止的底切现象的产生；保证了介质层表面的平整性，提高了半导体器件的电性能和可靠性。

图5是本发明形成具有通孔的半导体器件的具体实施方式流程示意图。如图5所示，执行步骤S11，提供基底，所述基底上形成有介质层；

在本实施方式中，制作逻辑器件时，在形成介质层之前，会先于介质层下形成了金属布线层。

执行步骤S12，对介质层进行氧气等离子体处理；