[发明专利]具有分级管芯上端接的集成电路

说明书

本申请是国际申请日为2007年5月22日、国家申请号为200780020133.3、发明名称为“具有分级管芯上端接的集成电路”的发明专利申请的分案申请。

技术领域

本发明涉及高速信号发送系统和部件。

背景技术

高速信号线普遍地端接(terminate)到如下电阻负载，这些电阻负载被选择为与信号线的特征阻抗相匹配并且由此消除所不希望的反射。历史上已经通过连接到母板或者其它印刷电路板上的金属线路(trace)的分离电阻器来实施端接单元。最近特别是在高带宽存储器系统领域中，已经例如在存储器器件或者存储器控制器的集成电路管芯上提供管芯上端接结构。

图1图示了利用管芯上端接方案的现有技术存储器系统100。存储器系统100包括存储器控制器101和存储器模块对103A和103B，其中各存储器模块平行耦合到共享数据路径102(DATA)并且各存储器模块(103A，103B)耦合到端接控制线(分别为TC1、TC2)以实现从存储器控制器接收相应端接控制信号。如示图106中具体所示，给定存储器模块103内的各存储器器件105包括具有数据信号收发器109(即耦合用以向I/O逻辑/存储器芯电路115提供传入数据和从I/O逻辑/存储器芯电路115接收传出数据的输出驱动器和信号接收器)的成组数据输入/输出(I/O)电路107₁-107_N以及平行耦合到数据路径112的相应数据线117₁-117_N(数据[N:1])的开关切换式端接结构111，其中数据路径112的数据线117₁-117_N构成数据路径102内数据线的子集。开关切换式端接结构111本身各自包括经由开关单元(X)耦合到对应数据线的相应负载单元(R)，其中给定存储器模块103的存储器器件内的各开关单元耦合到用以接收引入端接控制信号的共用端接控制输入TC。通过这一布置，存储器控制器101可以确立(例如经由端接控制线TC1和TC2)向存储器模块103中的任何一个供应的端接控制信号以将存储器模块的组成存储器器件内的负载单元可开关切换地连接到数据路径102的相应线。在将数据输出到数据路径102上以在存储器模块(103A或者103B)中的被选存储器模块内加以接收的写入操作过程中，存储器控制器101在耦合到未选存储器模块的端接控制线上确立端接控制信号，由此端接耦合到该存储器模块的数据路径短截线并且抑制所不希望的反射。同时，存储器控制器101撤消向被选存储器模块供应的端接控制信号，由此将数据路径102与该存储器模块的存储器器件105内的管芯上端接进行隔离以避免不适当的信号衰减。在图1的120示出了存储器控制器的这一操作。

分析表明：令人遗憾的是，图1的单端接方案1可能至少部分地由于当被选存储器模块内的管芯上端接与数据路径102去耦合时往往在该模块造成阻抗不连续而产生次优信号发送性能。另一方面，在被选存储器模块确立端接控制信号往往不适当地衰减引入数据信号，并且减少信号发送裕度(margin)并且增加信号发送错误的可能性。

附图说明

通过附图的各示图中的例子且不是以限制方式来说明本发明，在附图中相似标号指代相似单元并且在附图中：

图1图示了利用管芯上端接方案的现有技术存储器系统；

图2图示了每个高速信号发送线有多个分级管芯上端接的存储器系统的一个实施例；

图3图示了用于在存储器系统内实现分级端接而无需在组成存储器器件内增添附加端接结构的一个示例方式；

图4图示了具有分级管芯上端接的存储器系统的一个替代实施例；

图5图示了具有分级管芯上端接的存储器系统的另一实施例；以及

图6图示了可以结合显式或者隐式端接控制检测电路应用在存储器器件内从而用来实现多个分级端接中所需一个端接的有限状态机的示例状态图。

具体实施方式