[发明专利]一种嵌入式系统及其启动方法无效

专利信息
申请号: 201110203706.4 申请日: 2011-07-20
公开(公告)号: CN102236569A 公开(公告)日: 2011-11-09
发明(设计)人: 冯亮;刘艳雷;陈宇翔 申请(专利权)人: 大唐移动通信设备有限公司
主分类号: G06F9/445 分类号: G06F9/445
代理公司: 北京鑫媛睿博知识产权代理有限公司 11297 代理人: 龚家骅
地址: 100083*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 嵌入式 系统 及其 启动 方法
【说明书】:

技术领域

发明涉及通信技术领域,尤其涉及一种嵌入式系统及其启动方法。

背景技术

在以嵌入式处理器作为主控单元的板卡设计中,嵌入式处理器的地址线直接与Flash存储器相连。板卡上电后,嵌入式处理器会从通过外总线连接的Flash存储器指定的地址中读取启动代码,实现嵌入式处理器的初始化配置和应用程序加载,从而实现整个板卡的正常运行。但由于版本升级过程异常掉电、文件系统的异常损坏以及器件本身部分地方的损坏等原因,可能会导致启动代码所在的区域损坏,这样就造成了嵌入式处理器无法读取启动代码因而无法正常启动,板卡不能正常运行,导致系统瘫痪,造成不良后果。

目前的解决方法是通过外场人员将问题板卡取回,并用烧写器重新烧写Flash存储器,即在造成系统瘫痪后再去解决问题。

由此可见,目前亟需一种灵活性高和可靠性高的嵌入式系统启动机制。

发明内容

本发明实施例提出了一种嵌入式系统启动方法及其装置,用以提高嵌入式系统启动的可靠性。

本发明实施例提供的嵌入式系统,包括:嵌入式处理器、可编程逻辑器件和存储器,其中,嵌入式处理器的低位地址线与存储器的低位地址线连接,嵌入式处理器的高位地址线通过可编程逻辑器件与存储器的高位地址线连接;

所述存储器,用于分别在主启动代码存储区和备启动代码存储区存储启动程序,其中,主启动代码存储区和备启动代码存储区的低位地址范围相同;

所述可编程逻辑器件,用于默认将启动代码存储区的高位地址映射为主启动代码存储区的高位地址;以及,在获知嵌入式系统启动失败时,将启动代码存储区的高位地址映射为备启动代码存储区的高位地址;

所述嵌入式处理器,用于在嵌入式系统初始启动时,根据启动代码存储区的低位地址和可编程逻辑器件映射得到的主启动代码存储区的高位地址,从主启动代码存储区读取启动程序进行程序加载启动;以及,在程序加载失败时,根据启动代码存储区的低位地址和可编程逻辑器件映射得到的备启动代码存储区的高位地址,从备启动代码存储区读取启动程序进行程序加载启动。

本发明实施例提供的应用于上述嵌入式系统的启动方法,包括:

嵌入式系统初始启动时,可编程逻辑器件将存储器的启动代码存储区的高位地址映射为主启动代码存储区的高位地址,嵌入式处理器根据启动代码存储区的低位地址和可编程逻辑器件映射得到的主启动代码存储区的高位地址,从所述存储器的主启动代码存储区读取启动程序进行程序加载启动;

在嵌入式系统启动失败时,所述可编程逻辑器件将所述存储器的启动代码存储区的高位地址映射为备启动代码存储区的高位地址,所述嵌入式处理器根据启动代码存储区的低位地址和可编程逻辑器件映射得到的备启动代码存储区的高位地址,从所述存储器的备启动代码存储区读取启动程序进行程序加载启动。

本发明的上述实施例中,在存储器上的主启动代码存储区和备启动代码存储区两个不同的存储区域存储启动程序,该两个存储区域的低位地址范围相同、高位地址不同,将嵌入式处理器的低位地址线与存储器的低位地址线连接,将嵌入式处理器的高位地址线通过可编程逻辑器件与存储器的高位地址线连接,并使可编程逻辑器件在默认状态下映射到主启动代码存储区的高位地址,在获知嵌入式系统启动失败时映射到备启动代码存储区的高位地址,从而使嵌入式系统在初次通过读取主启动代码存储区内的启动程序启动失败后,可通过读取备启动代码存储区内的启动程序代码启动,进而实现了嵌入式系统启动失败后的自恢复,降低了故障率,提高了可靠性。

附图说明

图1为本发明实施例提供的嵌入式系统结构示意图;

图2为本发明实施例中Flash存储器中的主备启动代码存储区的示意图;

图3为本发明实施例提供的嵌入式系统启动流程示意图;

图4为图2中地址映射模块的处理流程示意图;

图5为图2中定时及复位模块的处理流程示意图。

具体实施方式

针对现有技术存在的问题,本发明实施例通过可编程逻辑器件对高位地址线的处理,从而可以实现嵌入式处理器的自动主备启动切换。

下面结合附图对本发明实施例进行详细描述。

参见图1,为本发明实施例的嵌入式系统结构示意图。

如图所示,嵌入式处理器10的低位地址线与Flash存储区30的低位地址线连接,嵌入式处理器10的高位地址线通过可编程逻辑器件20与Flash存储器30的高位地址线连接,嵌入式处理器10的数据线与Flash存储区30的数据线连接(图中未示出)。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大唐移动通信设备有限公司,未经大唐移动通信设备有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110203706.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top