[发明专利]数据处理方法、存储器控制器及存储器储存装置

说明书

技术领域

本发明涉及一种数据处理方法，且尤其涉及一种存储器控制器及存储器储存装置的数据处理方法，以及存储器控制器及存储器储存装置。

背景技术

在存储器储存装置的设计上一般都会使用错误检查与校正电路来验证存储器储存装置中所储存的数据是否正确。具体来说，当与存储器储存装置连接的主机系统传送欲写入的数据至存储器储存装置时，存储器储存装置中的错误检查与校正电路会对应的产生一错误校正码(Error Correcting Code)并且存储器储存装置中的存储器管理电路会将欲写入的数据与所产生的错误校正码写入至存储器储存装置的可复写式非易失性存储器模组中。之后，当主机系统欲从存储器储存装置中读取此数据时，存储器管理电路会从可复写式非易失性存储器模组中读取此数据及对应的错误校正码并且由错误检查与校正电路依据此数据及对应的错误校正码执行一错误校正程序以确保数据的正确性。

然而，在执行错误校正程序时，无论是编码或解码步骤，错误检查与校正电路都是需要清楚知道所要保护的数据长度为何，如此才能计算出正确的特征码，以检查出正确的错误位置。因此，如果所要保护的数据经过压缩，其数据长度将变的不固定，在解码时将会造成错误检查与校正电路无法正确地执行错误校正程序。因此，如何在解码压缩数据时让错误检查与校正电路正确地执行错误校正程序以提升数据的正确性，是此领域技术人员所致力的目标。

发明内容

本发明提供一种数据处理方法，其根据被压缩的数据的压缩信息，对被压缩的数据执行错误校正程序，以确保错误校正程序能够有效地被执行。

本发明提供一种存储器控制器，其根据被压缩的数据的压缩信息，对被压缩的数据执行错误校正程序，以确保错误校正程序能够有效地被执行。

本发明提供一种存储器储存装置，其错误校正程序根据被压缩的数据的压缩信息来执行，以确保错误校正程序的正确性。

本发明提供一种数据处理方法，用于一可复写式非易失性存储器模组。数据处理方法包括如下步骤。压缩至少一数据并取得至少一压缩数据。取得对应压缩数据的至少一压缩信息。分别为压缩信息及压缩数据产生不同的错误校正码(Error Correction Code，ECC)。分别将压缩信息、压缩数据及错误校正码写入至可复写式非易失性存储器模组中。

在本发明一实施例中，上述的数据处理方法还包括如下步骤。分别读取可复写式非易失性存储器模组中的压缩信息、压缩数据及错误校正码。根据对应压缩信息的错误校正码，对压缩信息执行一第一错误校正程序，以取得所读取的压缩信息在写入时所对应的储存状态。根据压缩信息在写入时所对应的储存状态以及对应压缩数据的错误校正码，对压缩数据执行一第二错误校正程序，以取得所读取的压缩数据在写入时所对应的储存状态。对执行完第二错误校正程序的压缩数据进行一数据解压缩程序，以取得未压缩前的数据。

在本发明一实施例中，上述的压缩数据并取得压缩数据的步骤包括从一主机系统接收数据，并对数据进行一数据数据压缩程序，以取得压缩数据。

在本发明一实施例中，上述的可复写式非易失性存储器模组包括多个实体区块，每一实体区块包括多个实体页面，每一实体页面包括多个档头区及多个错误校正码框(ECC frame)。错误校正码框配置在档头区之后。将压缩信息、压缩数据及错误校正码写入至可复写式非易失性存储器模组中的步骤包括将压缩信息及对应压缩信息的错误校正码写入至档头区。

在本发明一实施例中，上述的将压缩信息、压缩数据及错误校正码写入至可复写式非易失性存储器模组中的步骤还包括将压缩数据及对应压缩数据的错误校正码写入至错误校正码框中。

本发明提供一种存储器控制器，包括一主机系统接口、一主机系统接口、一存储器接口、一压缩暨解压缩模组、一错误检查与校正电路以及一存储器管理电路。主机系统接口耦接一主机系统。存储器接口耦接一可复写式非易失性存储器模组。压缩暨解压缩模组耦接至一存储器管理电路，压缩至少一数据并取得至少一压缩数据以及对应压缩数据的至少一压缩信息。错误检查与校正电路耦接至存储器管理电路，分别为压缩信息及压缩数据产生对应的错误校正码(Error Correction Code，ECC)。存储器管理电路耦接至主机系统接口与存储器接口。存储器管理电路将压缩信息、压缩数据及对应压缩信息及压缩数据的错误校正码一同写入至可复写式非易失性存储器模组中。