[发明专利]一种DRAM源同步的测试方法及其测试电路

说明书

技术领域

本发明涉及一种DRAM源同步的测试方法及其测试电路。

背景技术

在高速DRAM(动态随机存储器)接口中，DQS(数据选通)信号与DQ(数据)信号一起使用(每4或8个DQ配合1对DQS)。在读操作时，DRAM生成DQS和DQ信号。内存控制器接收DQS信号，并用DQS信号锁存DQ(这种方式被称为源同步选通)。为了保证能正常工作，明确规定了DQS与DQ的时间关系(参数tDQSQ，tQH)。

在内存生产测试中，必须检测这些参数并与产品规范作比较。由于接收信号延时等原因，测试机台无法使用一个输入信号作为选通信号去锁存其他接收到的信号。只能用基于测试机台时钟信号的选通信号去分别锁存DQS信号与DQ信号。这种限制使得测试机台不能重现DRAM的真正工作情形，进而tDQSQ和tQH的测量也不准确。

目前市售的测试系统都是使用替代方法以减少不能够使用DRAM输出信号作为选通信号所带来的限制。

爱德万5501测试系统(Advantest T5501)使用选通组。用一组独立的锁存信号来存储输入信号在细微时刻间隔上的状态(例如时间间隔为50ps)。选通组被分别用于DQS信号和DQ信号。但选通组依旧是基于测试机台时钟信号的。

通过这一组选通信号可以检测DQ信号的翻转位置，同样也可以检测出相应周期DQS信号的翻转位置。通过这两个结果可以计算出每个周期相应的参数tDQSQ和tQH。

此种测量方法的精度受限于这组选通信号间的间隔。同时这组选通信号需要覆盖DQS和DQ信号的翻转位置。由于抖动的存在，DQS和DQ信号相对于测试机台时钟信号(CLK)的位置时刻都在变化，而DQS和DQ之间的位置变化相对较小。测试机台是工作在CLK域的，所以选通组需要覆盖整个DQS或DQ相对于CLK可能的抖动区域。否则无法检测出DQS和DQ信号的翻转位置。

为了获得较高的测量精度需要以很高的密度放置选通信号，另一方面需要有较宽的范围去覆盖可能的抖动区域。两者结合就要求每个选通组要有大量的选通信号。这个要求使得整个测试系统非常复杂、昂贵。

惠瑞捷V93000测试系统使用另一种软件算法来得到tDQSQ和tQH。测试机台用单一的选通信号测量DQS和DQ信号，选通信号是基于测试机台时钟信号的。DQS的选通信号与DQ的选通信号之间间隔某个tDQSQ或tQH值。然后保持选通信号之间间隔不变同步的改变选通信号相对于测试机台时钟信号的位置。记录每个测试周期内每次移动选通信号的测试结果。在后处理中，同一周期内只要有一次测试结果合格，就认为该周期的测试结果为合格(消除抖动带来的影响)。

这种方法带来了若干问题。首先是由于扫描测试的引入使得测试时间显著增加；其次因为每个周期每次移动的测量结果均需要储存，由于存储空间的限制只能测量部分测试周期。最重要的是最终给出的结果过于优化。由于只要有一次合格就认为测试结果为合格，其他的不合格有可能是因为DQS/DQ相对于CLK的抖动造成的，也有可能是设置的参数tDQSQ或tQH不满足造成的。极端情况下，除了一次偶发性的合格其他均为参数不满足所造成的不合格，最终结果依旧会认为是合格。

发明内容

本发明旨在提供一种DRAM源同步的测试方法及其测试电路，以解决背景技术测试方式复杂、可靠性不高的技术问题。

本发明的技术方案如下：

一种DRAM源同步的测试方法，包括以下步骤：

(1)将DRAM设置为测试模式，使读路径和写路径被同时激活；

(2)在读路径中，时钟信号驱动数据由FIFO输出至DQ管脚，并驱动DQS管脚发出选通信号；

(3)步骤(2)DQ管脚接收的数据和DQS管脚发出的选通信号直接转回写路径；DQS信号选通DQ管脚将数据写入；

(4)DQ管脚写入的数据经锁存后与步骤(2)由FIFO输出至DQ管脚的原数据进行比较，判断由该DQ管脚写入的数据是否正确，即判断出该DQ管脚是否合格，得到测试结果；

在上述步骤(2)读路径或步骤(3)写路径中对DQ管脚与DQS管脚之间进行延时设置。

上述延时设置是对驱动DQS管脚的时钟信号设置时钟延时，使DQS沿相对于DQ沿移动；或者是对DQS管脚发出的选通信号设置时钟延时，使DQ管脚延时接收DQS管脚发出的选通信号。

上述步骤(4)中将两个数据进行比较后，可以通过锁存电路输出状态信息，即若两个数据不同，则锁存电路置位，表明该DQ管脚不合格。