[发明专利]一种DRAM源同步的测试方法及其测试电路有效
| 申请号： | 201110201791.0 | 申请日： | 2011-07-19 |
| 公开（公告）号： | CN102332309A | 公开（公告）日： | 2012-01-25 |
| 发明（设计）人： | 李进;郝福亨 | 申请（专利权）人： | 山东华芯半导体有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 徐平 |
| 地址： | 250101 山东省济南市高*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 dram 同步 测试 方法 及其 电路 | ||
1.一种DRAM源同步的测试方法，包括以下步骤：
(1)将DRAM设置为测试模式，使读路径和写路径被同时激活；
(2)在读路径中，时钟信号驱动数据由FIFO输出至DQ管脚，并驱动DQS管脚发出选通信号；
(3)步骤(2)DQ管脚接收的数据和DQS管脚发出的选通信号直接转回写路径；DQS信号选通DQ管脚将数据写入；
(4)DQ管脚写入的数据经锁存后与步骤(2)由FIFO输出至DQ管脚的原数据进行比较，判断由该DQ管脚写入的数据是否正确，即判断出该DQ管脚是否合格，得到测试结果；
在上述步骤(2)读路径或步骤(3)写路径中对DQ管脚与DQS管脚之间进行延时设置。
2.根据权利要求1所述的方法，其特征在于：所述延时设置是对驱动DQS管脚的时钟信号设置时钟延时，使DQS沿相对于DQ沿移动；或者是对DQS管脚发出的选通信号设置时钟延时，使DQ管脚延时接收DQS管脚发出的选通信号。
3.根据权利要求2所述的方法，其特征在于：
步骤(4)中将两个数据进行比较后，通过锁存电路输出状态信息，即若两个数据不同，则锁存电路置位，表明该DQ管脚不合格。
4.根据权利要求3所述的方法，其特征在于：通过调节时钟延时时间，多次扫描，进而求得该DRAM芯片的DQS与DQ的时间参数。
5.设置于DRAM芯片内部的源同步测试电路，其特征在于：包括对应于每个DQ管脚单独设置的FIFO、数据锁存器、比较模块和状态信息锁存器；该源同步测试电路的读路径和写路径同时处于激活状态，读路径或写路径上设置有可调延时单元；在读路径上，时钟信号单元输出端分别与DQ管脚驱动端和DQS管脚连接，FIFO的输出端与相应的DQ管脚数据端连接；在写路径上，DQ管脚数据端和DQS管脚与相应的数据锁存器连接，数据锁存器的输出端和所述FIFO的输出端连接至比较模块，比较模块输出端连接至状态信息锁存器以输出测试结果。
6.根据权利要求5所述的源同步测试电路，其特征在于：所述可调延时单元设置于时钟信号输出端与DQS管脚之间或者设置于DQS选通路径上。
7.根据权利要求5所述的源同步测试电路，其特征在于：在每个DQ管脚或DQS管脚内均单独设置有可调延时单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东华芯半导体有限公司，未经山东华芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110201791.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：相机模块的校准技术
- 下一篇：一种同时基于时域与频域滤波的指纹增强方法
