[发明专利]相变存储器的制造方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种相变存储器的制造方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性。

美国专利US6531373即公开了一种相变存储器结构，如图1所示，所述相变存储器的每一存储单元101中均包含有串联连接的相变电阻102与选通二极管103。在对所述相变存储器进行写入操作时，对应于某一待选存储单元101的位线104与字线105上形成了较大的电势差，所述电势差使得选通二极管103正向导通，进而在相变电阻102上形成较大的写入电流，所述写入电流使得相变电阻102状态发生变化，数据也得以记录。

通常的，所述相变存储器阵列中不同存储单元通过深沟槽隔离区(deep trench isolation)与浅沟槽隔离区(shallow trench isolation)进行隔离。图2是相变存储器的俯视示意图，如图所示，所述相变存储器包含有多个嵌入衬底内的深沟槽隔离区201，且所述多个深沟槽隔离区201相互平行；而所述浅沟槽隔离区203的延展方向与深沟槽隔离区201相垂直。所述相互垂直的深沟槽隔离区201与浅沟槽隔离区203将衬底划分为相互绝缘的网格状区域，而每一网格即对应了一个存储单元。

现有技术相变存储器的制造方法包括深沟槽(Deep Trench，DT)形成阶段、浅沟槽隔离区形成阶段。其中，所述深沟槽形成阶段通常采用HARP工艺完成(此处HARP特指一种CVD工艺，用于对大的深宽比的沟槽进行SiO₂填充的工艺)，具体地，大致包括以下步骤：采用刻蚀工艺在衬底中形成深沟槽；形成保型覆盖所述深沟槽的衬垫层；向所述深沟槽中依次填充多晶硅、二氧化硅介电材料以形成深沟槽隔离区。而浅沟槽隔离区形成阶段大致包括以下步骤：对衬底进行各向异性的干法刻蚀，形成浅沟槽开口，所述浅沟槽开口的截面呈梯形；最后，在所述浅沟槽开口中填充介电材料以形成浅沟槽隔离区。

然而，理想情况下，深沟槽的侧壁垂直于衬底表面，然而实际工艺中通过刻蚀形成的深沟槽呈倒梯形，填充于深沟槽中的多晶硅和二氧化硅也形成倒梯形的轮廓(如图3所示)，在后续对衬底进行干法刻蚀，以形成浅沟槽隔离区时，所述深沟槽隔离区两侧与浅沟槽隔离区深度相同的衬底材料不能完全移除，从而在深沟槽隔离区两侧形成楔形残留物(如图4中的标记205位置)楔形残留物容易在不同的存储单元间形成导电通路，从而使得器件漏电，良率也相应降低。

为了解决上述问题，现有技术还发展了一种相变存储器的制造方法，所述方法的不同点主要是在浅沟槽隔离区形成阶段，深沟槽隔离区的形成阶段在前述技术方案相同，在此不再赘述。参考图5～图6，示出了所述制造方法中形成浅沟槽隔离区时的相变存储器一实施例的侧面示意图。参考图5，通过第一蚀刻去除部分二氧化硅介质材料，形成凹陷207；参考图6，对围成凹陷207的衬底进行第二蚀刻，减薄衬底的厚度，以形成浅沟槽。

在第一蚀刻过程中，所述第一蚀刻对二氧化硅的蚀刻速率需远大于对光刻胶的蚀刻速率，同时，为了使后续形成的浅沟槽深度均匀，所述第一蚀刻对二氧化硅的去除速率需远大于对衬底的去除速率，这对第一蚀刻提出了较高的要求，并且随着特征尺寸的下降，减小了第一蚀刻的工艺处理空间，进一步增加了工艺难度。

此外，由于第一蚀刻对衬垫层的蚀刻速率较小，在第一蚀刻之后，会形成衬垫层残留物(如图5中标记208位置处)。

如何在提高相变存储器良率的同时降低工艺难度成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的技术问题是提供一种较为简单的相变存储器的制造方法。