[发明专利]一种输入采样装置及其方法

权利要求书

1.一种输入采样装置，其特征在于，包括：系统一（1），系统二（2），一路及以上的安全输入电路（3），模块一（4），模块二（5），时钟电路（6），安全输入电路（3）包括编码电路（34），时钟电路（6）分别与系统一（1）、系统二（2）相连，在时钟电路（6）输出的同步信号控制下，系统二（2）输出码序和基准时钟信号至模块一（4）、模块二（5）和编码电路（34），编码电路（34）输入为外部电平输入信号和系统二（2）输出的编码信号或前一级编码电路的输出信号，编码电路（34）与模块一（4）相连，系统二（2）与模块二（5）相连，模块一（4）将编码电路（34）输出的信号进行串行转并行后输出至系统一（1）。

2.根据权利要求1所述的一种输入采样装置，其特征在于：若安全输入电路（3）处理的是第一路安全输入电路的安全输入信号，则编码电路（34）输入信号1为来自系统二（2）的CODEAM信号；否则为前一级编码电路输出的SIGNA信号；SIGNA信号包含系统二（2）的编码信息和前一级安全输入电路输出的DCODE编码信息；所述安全输入电路输出的编码信号CODE包括本级SIGNA信号和外部输入电平状态信息。

3.根据权利要求1或2所述的一种输入采样装置，其特征在于：所述每路的编码信号CODE和SIGNA信号在模块一（4）中被插入数字签字信号后再转换为8位并行数据传送至系统一（1），系统一（1）通过判断编码信息的时效性对故障进行识别。

4.根据权利要求3所述的一种输入采样装置，其特征在于：所述输入采样装置的系统一（1）采用基于Freescale的处理器，系统二（2）采用单片机，模块一（4）和模块二（5）为串行转并行模块，时钟电路（6）、模块一（4）和模块二（5）均在FPGA芯片中实现。

5.根据权利要求4所述的一种输入采样装置，其特征在于：所述系统二（2）在时钟电路（6）输出的同步信号Time_nt和模块二（5）输出的N位数字签字信号Date共同作用下，输出6类不同的信号，其中信号CODECLR为 T_code时间内的一个脉冲，为系统一（1）、模块一（4）和编码电路（34）提供外部基准信号；CODECLK为T_BIT时间长度的时钟信号；信号CODEAM、CODEB、CODEC均为T_code一个周期的N位编码序列；CODEDATE为N位编码后的数字签字信号。

6.根据权利要求5所述的一种输入采样装置，其特征在于：所述本级安全输入电路（3）的编码电路（34）中的ACODE模块接收本级SIGNA_x信号，同时接收来自外部电平输入信号经过滤波电路（31），DC/AC电路（32）和变压器（33）后变成的正弦信号，经过混合编码后输出CODE_x信号至模块一（4）进行处理；同时DCODE模块输出SIGNA_x信号至模块一（4）处理；信号CODE_x和信号SIGNA_x经过模块一（4）加上数字签字信号CODEDATE后进行串行转并行转换，最后送往系统一（1）。

7.根据权利要求1、2、4、5、6中任一权利要求所述的一种输入采样装置，其特征在于：所述时钟电路（6）包括分频器（431）、时序控制应答信号模块（432）和时序控制模块（433），外部时钟信号CLK来自外部可编程时钟电路，经过分频器（431）分频，再分别经过时序控制应答信号模块（432）和时序控制模块（433）产生多路时钟信号；所述模块一（4）包括串行转并行模块（42），串行转并行模块（42）包括串行转并行电路（421）和锁存器（422），串行转并行电路（421）的片选信号由系统一（1）的地址译码器产生，时钟信号CLK_BIT和CLK_SIG由时钟电路（6）产生，复位信号和系统时钟信号由系统二（2）产生，锁存信号由系统二（2）的地址译码器产生，串行转并行模块（422）将串行编码按时序要求转换为8位数据总线输出，完成编码信号的采集。