[发明专利]形成栅极图案的方法以及半导体装置

说明书

技术领域

本发明涉及半导体装置的制造领域，尤其涉及形成栅极图案的方法以及具有栅极图案的半导体装置。

背景技术

在半导体集成电路中，经常需要形成如图1所示的栅极图案。更具体而言，这种栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条被间隙断开。

在现代的半导体制造工艺中，随着半导体装置尺寸缩小，栅极图案一般难以通过单次图案化来形成。因此，为了形成如图1所示的栅极图案，普遍采用双重图案化(double patterning)技术。

图2A～2D示意性地示出采用现有的双重图案化技术来形成栅极图案的方法。

首先，如图2A所示，通过第一图案化处理，形成具有相互平行且连续延伸的多个开口的抗蚀剂(resist)图案210。接着，如图2B所示，以抗蚀剂图案210为掩模进行第一蚀刻处理，从而在衬底250上形成多个相互平行且连续延伸的栅极材料条260。然后，如图2C所示，通过第二图案化处理，形成具有修整槽的抗蚀剂图案220。修整槽的位置对应于将栅极条断开的间隙的位置。最后，如图2D所示，以所述抗蚀剂图案220为掩模进行第二蚀刻处理，使得在线蚀刻后所获得的多个相互平行的栅极材料条260中形成间隙，从而形成如图1所示的栅极图案。

本发明的发明人对以上形成栅极图案的方法进行了深入研究，发现存在一些问题。

例如，随着半导体装置的尺寸不断减小，由于修整槽图案化的工艺限制(margin)，导致所得到的修整槽图案与所设计的图案之间有偏差。进一步地，在利用有偏差的修整槽图案进行修整槽蚀刻以后，所得到的栅极图案与所设计的图案之间的偏差更加显著，而对这些偏差进行修正很困难。这样，无法精确地控制栅极图案的形状和尺寸，从而对半导体装置的性能造成不利影响。

发明内容

鉴于以上问题提出本发明。

本发明的目的是，提供一种形成栅极图案的方法以及具有这种栅极图案的半导体装置，其中，所述形成栅极图案的方法相比于现有技术的方法能够更精确地控制栅极图案的形状和尺寸。

根据本发明的第一方面，提供一种形成栅极图案的方法，所述栅极图案包含沿第一方向相互平行的多个栅极条，各栅极条被间隙断开，其特征在于，所述方法包括以下步骤：在衬底上形成栅极材料层；使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同；在所述衬底上的所述栅极材料层上形成第二抗蚀剂层；对第二抗蚀剂层进行第二图案化处理，以形成沿第一方向相互平行且连续延伸的多个开口；以经第二图案化处理后的第二抗蚀剂层为掩模，对所述栅极材料层进行第一蚀刻处理，其中，所述栅极材料层的所述至少将形成所述间隙的位置处的部分被选择性地留下；以及对所述栅极材料层进行第二蚀刻处理，以选择性地去除所述栅极材料层的所述至少将形成所述间隙的位置处的部分。

优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述栅极材料层的所述至少将形成所述间隙的位置处对所述栅极材料层进行注入或氧化。

优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述衬底上的所述栅极材料层上形成第一抗蚀剂层；对第一抗蚀剂层进行第一图案化处理，以露出所述栅极材料层的所述至少将形成所述间隙的位置；以及以经第一图案化处理后的第一抗蚀剂层为掩模，对所述栅极材料层进行注入或氧化。

优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述栅极材料层的所述其余位置处对所述栅极材料层进行注入或氧化。

优选地，使所述栅极材料层的至少将形成所述间隙的位置处的蚀刻特性与所述栅极材料层的其余位置处的蚀刻特性不同的步骤包括：在所述衬底上的所述栅极材料层上形成第一抗蚀剂层；对第一抗蚀剂层进行第一图案化处理，以露出所述栅极材料层的所述其余位置；以及以经第一图案化处理后的第一抗蚀剂层为掩模，对所述栅极材料层进行注入或氧化。

优选地，当进行注入时，所注入的杂质选自C、Ge、B、P、As。

优选地，第一蚀刻处理中的蚀刻选择比大于2∶1。

优选地，第二蚀刻处理中的蚀刻选择比大于10∶1。

优选地，所述栅极材料层的所述至少将形成所述间隙的位置包括将多个相邻的所述间隙作为一个一体化的间隙的位置。

优选地，所述栅极材料层是多晶硅层。