[发明专利]基于电子束激励脱附的纳电子器件和/或电路的制作方法

说明书

技术领域

本发明涉及石墨烯的纳电子器件和/或电路的制造方法，具体是指利用电子束激励脱附方法实现石墨烯的纳电子器件和/或电路的制作方法。

背景技术

以量子相干性和单电子行为为主要特征的纳电子器件与电路是微电子技术发展的必然趋势，是下一代的电子技术，目前正处于微电子向纳电子转变的时代。纳电子学器件与电路的实现，首先需要一种具有高度完美晶格、良好输运性质、厚度在几纳米以下的薄膜材料；其次为能够在室温下工作，理论计算得出器件的特征尺度应小于5 nm。因此，新的超级性能材料和纳米尺度的加工技术是关键问题，传统的半导体材料和微电子工艺已远远达不到制作纳电子器件和电路的要求。

石墨烯是一种由六角排列的单层碳原子构成的理想二维晶体材料，它具有一系列极为优异的性能。更为重要的是，类似于半导体材料的掺杂，石墨烯的能带结构也可以通过表面化学吸附（如氟化、氢化、氧化等）的方法而加以人为控制，如氟、氢、氧等原子在石墨烯表面的化学吸附可将带隙展宽至3~4 eV，使石墨烯可以在金属、半金属、半导体、绝缘体之间大范围改变其特性。石墨烯这种单原子层厚度材料的出现，为介观物理和纳电子技术的研究提供了最理想的基底材料。

相对于基底材料的发展，纳电子器件与电路的制造技术则显得亟待突破，目前还没有一种能够在石墨烯上制作出具有几纳米尺度线宽的技术，成为制约纳电子技术发展的主要因素。

发明内容：

本发明提供一种基于电子束激励脱附的纳电子器件和/或电路的制作方法，该方法能够在石墨烯上制作出具有几纳米尺度线宽的纳电子器件和/或电路，而且该纳电子器件和/或电路具有没有表面电荷复合和电荷俘获的侧向限制势垒并可在室温下工作。

为此，采用如下技术方案：一种基于电子束激励脱附的纳电子器件和/或电路的制作方法，其特征在于：

   （1）使用电子束激励脱附原理对化学吸附石墨烯的吸附原子进行选区，即为扫描区域脱附，按设计意图形成脱附图案，在此基础上实现纳电子器件和/或电路；

   （2）利用脱附/未脱附区域边界不存在侧向物理表面的特点，形成基于选区脱附原理的没有表面电荷复合和电荷俘获的侧向限制势垒；

其具体步骤为：

（1）制备悬空石墨烯薄膜或石墨烯/低散射基底样品；

（2）对（1）中所述的石墨烯进行化学吸附；

（3）对（2）中所述的化学吸附石墨烯表面按设计好的纳电子器件和/或电路的图案进行电子束扫描，调整电子束流强度和扫描次数使扫描区域的吸附原子完全脱附并还原到石墨烯的原始状态，形成纳电子器件和/或电路。

本发明的原理是利用电子束在化学吸附石墨烯表面按照纳电子器件和/或电路的图案进行扫描，通过电子束激发化学吸附原子与石墨烯的碳原子之间的成键轨道并在其中产生电子跃迁，使化学吸附原子与石墨烯的碳原子相互排斥而实现对吸附原子的选区激励脱附，脱附区域将被还原成石墨烯的原始状态（金属态），最终形成所需的纳电子器件和/或电路的物理结构。

本发明的有益效果包括：

（1）目前石墨烯电子器件的制作还在沿用传统的光刻技术，分辨率极限约为几十纳米。本发明采用的电子束激励脱附方法是在化学吸附石墨烯表面直接对吸附原子进行选区激励脱附，无需光刻胶，避免了近邻效应，因此可达到目前电子束斑大小的最高分辨率（小于1 nm）。

（2）本发明首次将电子束激励脱附原理应用于纳电子器件和/或电路的制作中，且能够实现没有表面电荷复合和电荷俘获的侧向限制势垒并可在室温下工作，到目前为止这是首次实现的突破。

（3）本发明采用电子束“直写”方式，配以电子束扫描附件可进行大面积、快速和可重复性的扫描，具有工业规模生产的能力，这些特点是现有技术无法达到的。

附图说明

图1为本发明实施例1的结构示意图；

图2为本发明实施例2的结构示意图。

具体实施方式

实施例1，参照图1，一种基于电子束激励脱附的纳电子器件和/或电路的制作方法，该方法的具体步骤为：

（1）制备悬空石墨烯薄膜：首先将生长在衬底上的石墨烯表面均匀涂覆一层聚甲基丙烯酸甲酯（PMMA）膜；其次，将所述衬底腐蚀去除，剩下由PMMA支撑的石墨烯薄膜2；再次，将PMMA支撑的石墨烯薄膜2转移至金属网格1上，然后去除PMMA，并对金属网格1上的石墨烯2进行清洗；