[发明专利]SRAM型存储器单元

权利要求书

1.一种SRAM型存储器单元，包括：

绝缘衬底上的半导体，包括通过绝缘(BOX)层与基底衬底(2)隔开的半导体材料薄膜(1)；

六个晶体管(T1-T6)，包括两个存取晶体管(T1，T4)、两个导电晶体管(T2，T5)和两个充电晶体管(T3，T6)，所述充电晶体管(T3，T6)被设置为与所述导电晶体管(T2，T5)形成两个反向耦合的反相器，每个晶体管(T1-T6)包括设置在所述薄膜(1)中的漏极区域(D)和源极区域(S)、在所述源极区域和所述漏极区域之间延伸的沟道(C)以及位于所述沟道(C)上方的前栅极(G)，

所述存储器单元的特征在于，每个晶体管(T1-T6)具有背控制栅极(BG1，BG2)，所述背控制栅极(BG1，BG2)在所述基底衬底(2)中形成在所述沟道(C)下方并且能够被加偏压以便调制所述晶体管的阈值电压，第一背栅极线将所述存取晶体管(T1，T4)的背控制栅极(BG1)连接到第一电位，第二背栅极线将所述导电晶体管(T2，T5)和所述充电晶体管(T3，T6)的背控制栅极连接到第二电位，根据单元控制操作的类型来调制所述第一电位和所述第二电位。

2.根据权利要求1所述的SRAM型存储器单元，其特征在于，所述存取晶体管(T1，T4)和所述导电晶体管(T2，T5)是NFET晶体管，所述充电晶体管(T3，T6)是PFET晶体管，且所述存取晶体管(T1，T4)的背控制栅极(BG1)具有N+电导率，所述导电晶体管(T2，T5)和所述充电晶体管(T3，T6)的背控制栅极(BG2)具有N+电导率。

3.根据权利要求1或2所述的SRAM型存储器单元，其特征在于，所述导电晶体管(T2，T5)和所述充电晶体管(T3，T6)的背控制栅极(BG2)在所述基底衬底(2)中在所述沟道(C)下方设置在阱(5)中，所述阱(5)的电导率与所述背控制栅极(BG2)的电导率相反。

4.根据权利要求1至4中任一项所述的SRAM型存储器单元，其特征在于，所述SRAM型存储器单元是全耗尽的。

5.一种存储器阵列，包括多个根据权利要求1至4中任一项所述的SRAM单元，其特征在于，每个晶体管(T1-T6)的沟道具有最小的物理宽度，但具有能够通过对所述晶体管的背控制栅极(BG1，BG2)施加电位来调制的外观宽度。

6.一种制造根据权利要求1所述的SRAM型存储器单元的方法，其特征在于，包括下列步骤：

提供所述绝缘衬底上的半导体，所述绝缘衬底上的半导体包括通过所述绝缘(BOX)层与所述基底衬底(2)隔开的所述半导体材料薄膜(1)，

通过注入在所述基底衬底(2)中形成背控制栅极(BG1，BG2)。

7.一种控制根据权利要求1至4中任一项所述的存储器单元的方法，其特征在于，定义了所谓的“高的”正电压以及小于高压的所谓的“低的”正或零电压以对所述晶体管(T1-T6)的背控制栅极(BG1，BG2)加偏压，以及根据单元控制操作的类型，将高压或低压动态施加到所述晶体管(T1-T6)的背控制栅极(BG1，BG2)上。

8.根据权利要求7所述的方法，其特征在于，该方法包括：对于待机操作而言，对所述存取晶体管(T1，T4)的背控制栅极(BG1)以及对所述导电晶体管(T2，T5)和充电晶体管(T3，T6)的背控制栅极(BG2)施加低压。

9.根据权利要求7和8中任一项所述的方法，其特征在于，该方法包括：对于读取操作而言，对所述存取晶体管(T1，T4)的背控制栅极(BG1)施加低压，对所述导电晶体管(T2，T5)和充电晶体管(T3，T6)的背控制栅极(BG2)施加高压。

10.根据权利要求7至9中任一项所述的方法，其特征在于，该方法包括：对于写入操作而言，对所述存取晶体管(T1，T4)的背控制栅极(BG1)施加高压，对所述导电晶体管(T2，T5)和充电晶体管(T3，T6)的背控制栅极(BG2)施加低压。