[发明专利]一种高端容错计算机系统及实现方法

说明书

技术领域

本发明涉及高端计算机设计领域，具体涉及一种高端容错计算机系统及实现方法。

背景技术

随着计算机技术的飞速发展，为了满足经济社会发展的需要，高可靠的计算机系统成为制约社会发展关键领域的瓶颈之一。金融、电信等关键领域对计算机系统的可靠性要求极高，因此需要构建高可靠的庞大的多路计算机系统，以便更好适应当今各领域的应用需求，但是另一方面也陷入了多路计算机系统互联带来的系统可靠性的技术难题中，计算机系统的处理器数量不断增多，越来越高的集成密度使系统可靠性设计难度加大。

发明内容

本发明要解决的技术问题是，提供一种高端容错计算机系统及实现方法，能够有效实现全局存储器共享，均衡系统传输带宽和延迟，有效解决了多路CPU系统集成可靠性的问题，具有很高的技术价值。

为了解决上述技术问题，本发明提出一种高端容错计算机系统，包括N个单结点原型验证系统和M个交叉开关互联路由器芯片组，每个所述交叉开关互联路由器芯片组均用于实现所述N个单结点原型验证系统之间互联，各所述交叉开关互联路由器芯片组之间不做转接，M，N均为大于等于2的正整数，其中：

所述单结点原型验证系统包括：

计算板，为一4路紧耦合计算板；

芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；

互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。

进一步地，上述系统还可具有以下特点：

所述4路紧耦合计算板包括4个CPU，所述4个CPU内部互联，彼此共享存储器；

所述N个单结点原型验证系统中的各CPU之间经所述交叉开关互联路由器芯片组彼此互联，共享存储器。

进一步地，上述系统还可具有以下特点：

所述结点控制器的逻辑包括：高速缓冲存储器(Cache)一致性控制和互联网络接口控制。

进一步地，上述系统还可具有以下特点：

所述芯片验证板具有网络接口(NI)；

所述多个单结点原型验证系统经各自的芯片验证板上的NI接口与所述交叉开关互联路由器芯片组相连。

进一步地，上述系统还可具有以下特点：

N的取值为8；

M的取值为4。

为了解决上述技术问题，本发明还提出一种高端容错计算机系统的实现方法，包括：

选择计算板，所述计算板为一4路紧耦合计算板；

选择芯片验证板，所述芯片验证板包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；

选择互联板，所述互联板包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联；

将所述计算板中的2路经所述互联板中的1个FPGA芯片连接至所述计算板中的一个结点控制器芯片组，将所述计算板中的另外2路经所述互联板中的另外1个FPGA芯片连接至所述计算板中的另外一个结点控制器芯片组，从而组成一个单结点原型验证系统；

将N个所述单结点原型验证系统中的每一个单结点原型验证系统分别与M个交叉开关互联路由器芯片组中的每一个交叉开关互联路由器芯片组相连，各交叉开关互联路由器芯片组之间不做转接，任意一个交叉开关互联路由器芯片组实现与其连接的N个所述单结点原型验证系统内部互联，以构成一个N结点4*N路系统；M，N均为大于等于2的正整数。

进一步地，上述方法还可具有以下特点：

所述4路紧耦合计算板包括4个CPU，所述4个CPU内部互联，彼此共享存储器；

所述N个单结点原型验证系统中的各CPU之间经所述交叉开关互联路由器芯片组彼此互联，共享存储器。

进一步地，上述方法还可具有以下特点：

所述结点控制器的逻辑包括：高速缓冲存储器(Cache)一致性控制和互联网络接口控制。

进一步地，上述方法还可具有以下特点：

所述芯片验证板具有网络接口(NI)；

在将所述N个所述单结点原型验证系统互联时，是将所述N个单结点原型验证系统经各自的芯片验证板上的NI接口与所述交叉开关互联路由器芯片组相连。

进一步地，上述方法还可具有以下特点：

N的取值为8；

M的取值为4。