[发明专利]交点自对准的可编程存储装置及其制作方法

说明书

技术领域

本发明关于以相变存储材料，包括硫属基材料，与其它可编程阻抗材料为基础的高密度可编程存储装置，以及用以制造此装置的方法。

背景技术

基于相变化的存储材料，例如硫属基材料与类似材料，能因为适合在集成电路中实施的电位电流的施加而在一非晶态与一结晶态之间改变。普通非晶态特征在于比普通结晶态更高的电阻，其可以容易地感应以指出数据，这些特质已经引起使用可编程阻抗材料以形成非挥发性存储器电路的兴趣，其能以随机存取来读取与写入。

从非晶态到结晶态的改变通常地是一较低电流操作，从非晶态到结晶态的改变，在此被称为复位(reset)，是通常地一较高电流操作，其包括一短高电流密度脉冲以融化或者破坏结晶结构，此后相变材料迅速冷却，抑制相变过程并使相变材料的至少一部分在非晶态中稳定。通过缩减存储单元和/或电极与相变材料之间的接触面积内的相变材料元件的尺寸可以缩减用于复位所需要的电流大小，这样以至于可以由穿过相变材料元件的少量绝对电流值来达成较高电流密度。

增加在存储单元阵列内的存储单元的密度是值得向往的，随着特征尺寸缩减，存储单元与对应的存取装置以及字线和位线的适当排列呈现出挑战。

此外，减少存储装置的制造的工艺成本也是值得向往的。

发明内容

针对现有技术中的上述需求，本发明提出一种交点自对准缩减存储单元尺寸的可编程存储装置及其制作方法，以增加在存储单元阵列内的存储单元的密度，减少其工艺成本。

通常，交点可编程存储器阵列是以该可编程存储单元是排列在存取装置与在位线与字线交点的方式公开，一层周边逻辑装置形成在半导体衬底本体的表面处，且可编程存储元件是形成在半导体衬底本体表面上，这样以至于由该周边逻辑栅所定义的平面与可编程存储元件相交，一种制作存储阵列的方法使用镶嵌工艺(damascene process)形成一或者两条位线与字线，且位线是(或者位线与字线两者是)与存取装置和可编程存储元件自对准。

位线是被定义在衬底上的多个形成在平行于位线方向沟道内的第一绝缘结构之间，多个第二绝缘结构是形成在平行于字线方向的沟道内，其比第一绝缘沟道浅，第一和第二绝缘结构在半导体表面上延伸，存储单元存取装置是形成在半导体衬底，且他们被局限在多个第一绝缘结构之间的方向与多个第二绝缘结构之间的垂直方向。

字线与可编程存储元件是形成在覆盖存储单元存取装置的字线沟道，且被局限在半导体衬底表面上的多个第一绝缘结构之间，结果，可编程存储元件与存取装置与位线都被“自对准”。

在某些实施例，硬式掩模用来定义第二(字线)绝缘沟道，且可以将这个硬式掩模留在原处直到可编程存储元件与字线形成。在这些实施例中，可以在第二绝缘沟道上形成一填充，且覆盖存储单元存取装置的硬式掩模的部分可以被选择性地移除以形成字线沟道，结果，在这些实施例中字线、可编程存储元件与存取装置都被“自对准”。

在其它实施例中没有硬式掩模会留在原处，且额外的掩模会用来定义覆盖存储单元存取装置的字线沟道。在这些实施例中，字线与可编程存储元件被“自对准”(它们经由镶嵌工艺而形成在字线沟道内)，但字线与可编程存储元件并没有与存储单元存取装置自对准。

一种制作存储阵列的方法使用镶嵌工艺形成一或者两条位线与字线，且位线是(或者位线与字线两者是)与存取装置和可编程存储元件自对准。

一方面，本发明以包含具有包含周边区域与存储阵列区域的表面的半导体衬底本体的可编程存储装置为特征，该装置包含在该存储阵列区域的一可编程存储阵列以及在该周边区域的该衬底表面的一逻辑装置层，该存储阵列包括形成在该衬底本体的多个存取装置以及形成在该衬底表面的多个可编程存储元件，其中这些存取装置与这些存储元件是在多个字线与多个字线的多个交点处对准，以及这些位线是与这些可编程存储元件与这些存取装置自对准。在某些这样的装置，该字线是与可编程存储元件和存取装置自对准。

另一方面，本发明以包含具有包含周边区域与存储阵列区域的表面的半导体衬底本体的可编程存储装置为特征，该装置包含在该存储阵列区域的一可编程存储阵列以及在该周边区域的该衬底表面的一逻辑装置层，该存储阵列包括形成在该衬底本体的多个存取装置以及形成在该衬底表面的多个可编程存储元件，其中经由多个周边逻辑栅所定义的一平面相交该可编程存储元件。在某些这样的实施例，该存取装置与存储元件是在位线与字线的交点处对准，且该位线是与可编程存储元件和该存取装置自对准。在某些这样的装置，该字线是与可编程存储元件和存取装置自对准。