[发明专利]一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法有效
| 申请号: | 201110029200.6 | 申请日: | 2011-01-27 |
| 公开(公告)号: | CN102169846A | 公开(公告)日: | 2011-08-31 |
| 发明(设计)人: | 张琳;王慧;肖钢;吉国凡;石志刚;金兰;佘博文;孙昕 | 申请(专利权)人: | 北京确安科技股份有限公司 |
| 主分类号: | H01L21/66 | 分类号: | H01L21/66;G01R31/28;G06K1/12 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 100094 北京市海淀*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 集成电路 测试 过程 实现 多维 变量 密码 并行 写入 方法 | ||
1.一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法,其特征在于包括如下:并行测试探针卡可以采用多种排列方式;每次多管芯并行测试时,对晶圆上所有管芯的位置等多维变量进行数据采集,以多维变量作为密码唯一性依据生成密码数据,通过相应的软件嵌入到芯片密码写入测试图形中。
2.一种在集成电路晶圆测试同时实现多维变量密码并行写入方法,其特征在于包括如下步骤:(1)在开始测试之前,首先使用专门的设计-测试自动链接工具软件将用户提供的密码写入流程转换成目标测试机规定格式的测试图形模版文件,该模版定义了密码写入的地址、数据格式、控制信号和图形长度等内容;(2)在目标测试机上编译该测试图形模版文件,生成可执行的密码写入测试图形模版;(3)按照测试规范要求,将密码写入测试图形模版放置在测试程序设定的区域和路径;(4)开始测试,在集成电路晶圆测试过程中利用目标测试机和自动探针台同时采集多个被测管芯的多维变量信息;(5)将多维变量带入指定的加密算法计算,生成本次要写入的密码数据;(6)将密码数据加入到密码写入测试图形模版文件中的相应位置;(7)在目标测试机上运行刚刚生成的密码写入测试图形,将密码数据并行写入被测管芯。
3.一种在集成电路晶圆测试同时实现多维变量密码并行写入方法,其特征在于包括如下:在晶圆测试时自动测试设备和全自动探针台相互配合,辅以自主设计的专用测试适配器、专用探针卡、专用测试软件和专用测试程序共同完成多维变量密码并行写入。
4.一种在集成电路晶圆测试同时实现多维变量密码并行写入方法,其特征在于包括如下:可以同时实现多管芯的密码并行写入,包括8、16、32、64甚至更多管芯的密码并行写入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京确安科技股份有限公司,未经北京确安科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110029200.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:纳米功能化高分子超滤膜的制备方法
- 下一篇:一种集群并行运算环境的部署方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





