[发明专利]存储元件和存储装置

说明书

相关申请的交叉参考

本申请包含与2010年1月19日向日本专利局提交的日本优先权专利申请JP 2010-009457所公开的内容相关的主题，在此将该项日本优先权专利申请的全部内容以引用的方式并入本文中。

技术领域

本发明涉及存储元件和存储装置，它们根据存储层的电特性的变化来存储信息，所述存储层包括离子源层和高电阻层。

背景技术

目前普遍采用NOR型或NAND型闪存作为用于数据存储的半导体非易失性存储器。然而，根据这些半导体非易失性存储器，写入操作和擦除操作需要大的电压，并且被注入至浮置栅极的电子的数量有限，从而导致了存储器的小型化受到局限。

近来，例如电阻式随机存取存储器(Resistance Random AccessMemory，ReRAM)或可编程金属化单元(Programmable Metallization Cell，PMC)等电阻变化型存储器已经作为能够克服小型化局限的下一代非易失性存储器而被提了出来(例如，Nature Material 1614，第312页，2006年；US 5761115，1998年6月2日，Axon；以及Sawa Materials today 11，28，2008年)。这些存储器具有这样的简单结构：在两个电极之间设有电阻变化层。此外，根据日本专利文件JP-A-2006-196537所公开的存储器，在第一电极与第二电极之间设有离子源层和氧化物膜(存储用薄膜)以替代电阻变化层。在上述这些电阻变化型存储器中，所考虑到的是：原子或离子根据热或电场而发生移动，由此形成了传导路径从而使电阻值发生变化。

然而，为了通过前期的半导体加工来实现电阻变化型非易失性存储器的大容量化，需要低电压和低电流操作。这是因为随着驱动晶体管的小型化，它们的驱动电流和电压变低了。也就是说，为了实现小型化的电阻变化型非易失性存储器，存储器必须具有能够被小型化的晶体管驱动的功能。另外，为了实现低电流操作，还必须保持在低电流和高速度(纳秒级的短脉冲)下被重新写入的电阻状态(数据)。

作为相关技术中的这种存储器，例如已有具有“下部电极/GdO_x/CuZrTeAlGe/上部电极”结构的存储器。在具有这种结构的存储器中，在重写电流值等于或大于100μA的情况下，数据写入/擦除操作中的操作速度和数据保持特性是良好的。然而，该存储器存在的问题是：如果重写电流值被设为等于或小于100μA的低电流，则数据保持特性劣化。此外，由于擦除操作中的特性不足，因而在擦除数据时就需要高电压。另外，由于对于多次写入/擦除操作而言，擦除状态中的电阻值趋于朝着较低值而变化，因而使写入电阻与擦除电阻的电阻分离宽度变得不够。

发明内容

基于以上原因，本发明的目的是期望提供能够提高在低电流下所写入的数据的保持特性并且能够降低在擦除操作时所需的电压的存储元件和存储装置。本发明的另一目的是期望提供对于多次写入/擦除操作而言能够减小擦除状态中的电阻值间差异的存储元件和存储装置。

本发明一实施方式提供了一种存储元件，其包括依次设置的第一电极、存储层和第二电极。其中，所述存储层包括：高电阻层，所述高电阻层的阴离子成分内含有碲(Te)作为主要成分，并且所述高电阻层形成在所述第一电极侧；以及离子源层，所述离子源层含有至少一种金属元素且含有由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素，并且所述离子源层形成在所述第二电极侧。

本发明另一实施方式提供了一种存储装置，其包括多个存储元件且包括脉冲施加部，各个所述存储元件具有依次设置的第一电极、存储层和第二电极，所述脉冲施加部用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲。这里，上述本发明一实施方式的存储元件被用作本实施方式中的存储元件。

本发明又一实施方式提供了一种存储元件，其包括依次设置的第一电极、存储层和第二电极。其中，所述存储层包括：高电阻层，所述高电阻层形成在所述第一电极侧并且包括多个层，所述多个层中的至少一层的阴离子成分内含有碲(Te)作为主要成分；以及离子源层，所述离子源层含有至少一种金属元素且含有由碲(Te)、硫(S)和硒(Se)组成的组中的至少一种硫族元素，并且所述离子源层形成在所述第二电极侧。

本发明再一实施方式提供了一种存储装置，其包括多个存储元件且包括脉冲施加部，各个所述存储元件具有依次设置的第一电极、存储层和第二电极，所述脉冲施加部用于选择性地向所述多个存储元件施加电压脉冲或电流脉冲。这里上述本发明又一实施方式的存储元件被用作本实施方式中的存储元件。