[发明专利]用于制造液晶显示装置用阵列基板的方法

说明书

技术领域

本发明涉及一种制造液晶显示装置用阵列基板的方法。

背景技术

在半导体装置的基板上形成金属配线包括形成金属层、涂布光阻、进行曝光与显影使得在选择性区域上形成光阻，以及进行蚀刻。此外，形成金属配线包括在每个单独的工艺前后进行清洁工艺。进行蚀刻工艺，使得使用光阻作为掩模而在选择性区域上形成金属层，并且蚀刻工艺一般包括使用等离子体的干式蚀刻，或使用蚀刻剂组合物的湿式蚀刻。

在此类半导体装置中，金属配线的电阻近来被视为重要的。因为在诱发RC信号延迟时电阻为主要因素。具体地，在薄膜晶体管-液晶显示装置(TFT-LCD)的情况下，已发展相关技术以增加面板的大小和实现高分辨率。因此为了实现增加TFT-LCD的大小所必需的RC信号延迟减小，必须发展具有低电阻的材料。传统地，主要使用铬(Cr，电阻率：12.7×10^-8Ωm)、钼(Mo，电阻率：5×10^-8Ωm)、铝(Al，电阻率：2.65×10^-8Ωm)，以及它们的合金，但是其实际上难以用于大型TFT-LCD的栅线和数据线。

发明内容

因而本发明意图提供一种铜(Cu)基金属层用蚀刻剂组合物，其中，在蚀刻Cu基金属层时形成具有高线性的锥形外形，而且无蚀刻残渣。

本发明还意图提供一种铜(Cu)基金属层用蚀刻剂组合物，其使栅极、栅线、源极/漏极，与数据线一起蚀刻。

本发明还意图提供一种蚀刻Cu基金属层的方法以及一种制造液晶显示装置用阵列基板的方法，所述方法使用上述蚀刻剂组合物。

本发明的一个方面提供一种制造液晶显示装置用阵列基板的方法，其包括：1)使用蚀刻剂组合物蚀刻配置在基板上的Cu基金属层，因此形成栅极；2)形成使所述栅极绝缘的栅绝缘层；3)在所述栅绝缘层上形成半导体层；4)形成使所述半导体层绝缘的绝缘层；5)在使所述半导体层绝缘的绝缘层上形成铜基金属层，而且使用所述蚀刻剂组合物蚀刻该铜基金属层，因此形成源极/漏极；以及6)形成电连接到漏极的像素电极，其中，1)和5)中的蚀刻剂组合物按组合物的总重量计包含：a)5～25wt％的过氧化氢(H₂O₂)；b)0.1～5wt％的硫酸；c)0.01～1.0wt％含氟(F)化合物；d)0.1～5wt％的唑化合物；e)0.1～5wt％的咪唑化合物；以及f)其余为水。

本发明的另一方面是提供一种蚀刻Cu基金属层的方法，其包括：A)在基板上形成Cu基金属层；B)在所述Cu基金属层上选择性地配置光反应性材料；以及C)使用蚀刻剂组合物蚀刻所述Cu基金属层，其中所述蚀刻剂组合物按组合物的总重量计包含：a)5～25wt％的过氧化氢(H₂O₂)；b)0.1～5wt％的硫酸；c)0.01～1.0wt％的含氟化合物；d)0.1～5wt％的唑化合物；e)0.1～5wt％的咪唑化合物；以及f)其余为水。

本发明的又一方面提供一种Cu基金属层用蚀刻剂组合物，其按组合物的总重量计包含：a)5～25wt％的过氧化氢(H₂O₂)；b)0.1～5wt％的硫酸；c)0.01～1.0wt％的含氟化合物；d)0.1～5wt％的唑化合物；e)0.1～5wt％的咪唑化合物；以及f)其余为水。

根据本发明，蚀刻剂组合物在蚀刻Cu基金属层时可形成具有优异线性的锥形外形。此外，若使用根据本发明的蚀刻剂组合物蚀刻Cu基金属层，则不产生蚀刻残渣，因此防止发生电短路、配线不良或低亮度。此外，若使用根据本发明的蚀刻剂组合物制造液晶显示装置用阵列基板，则可大为简化蚀刻程序且将工艺良率最大化，因为可使栅极、栅线、源极/漏极，与数据线一起蚀刻。此外使用根据本发明的蚀刻剂组合物蚀刻具有低电阻的Cu或Cu合金配线，由此制造一种具有实现大屏幕与高亮度的电路且环境友善的液晶显示装置用阵列基板。

附图说明

图1是示出使用根据本发明的实施例1的蚀刻剂组合物蚀刻的Cu/Mo-Ti双层的横截面的扫描电子显微镜(SEM)图像；

图2是示出使用根据本发明的实施例1的蚀刻剂组合物蚀刻的Cu/Mo-Ti双层的全貌的SEM图像；

图3是示出使用根据本发明的实施例1的蚀刻剂组合物蚀刻的Cu/Mo-Ti双层的Cu配线附近表面的SEM图像以证实无蚀刻残渣；

图4是示出使用根据本发明的比较例1的蚀刻剂组合物蚀刻的Cu/Mo-Ti双层的全貌的SEM图像；以及