[发明专利]薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法

说明书

技术领域

本发明涉及在基板上集成形成有以多晶硅、微晶硅等为活性层的薄膜晶体管的图像显示装置用的薄膜晶体管阵列装置、使用该薄膜晶体管阵列装置的EL显示面板以及EL显示装置。

背景技术

薄膜晶体管，用于有机EL显示器、液晶显示器等显示装置的驱动基板，现在，面向高性能化的开发正在积极进行。特别是，在伴随着显示器的大型化、高精细化，而要求薄膜晶体管的高电流驱动能力的进程中，活性层使用结晶化了的半导体薄膜(多晶硅、微晶硅)的薄膜晶体管受到瞩目。

作为半导体薄膜的结晶化工艺，代替已经确立的采用1000℃以上的处理温度的高温工艺技术，开发出了采用600℃以下的处理温度的低温工艺。在低温工艺中，不需要使用耐热性优异的石英等高价的基板，能够谋求制造成本的降低。

作为低温工艺的一环，使用激光束加热的激光退火受到瞩目。该激光退火是向形成在玻璃等低耐热性绝缘基板上的非晶硅、多晶硅等非单晶性的半导体薄膜，照射激光束、局部加热熔化，然后在其冷却过程中使半导体薄膜结晶。将该结晶化的半导体薄膜作为活性层(沟道区域)，集成形成薄膜晶体管。结晶化的半导体薄膜，其载流子的迁移率变高，所以能够使薄膜晶体管高性能化(例如，参照专利文献1)。

另外，作为薄膜晶体管的构造，栅极电极配置在半导体层之下的底栅型的构造是主流的构造。参照图17～图21，对底栅侧的薄膜晶体管1000的构造进行说明。

薄膜晶体管1000，如图17～图21所示，是基板1010、第1金属层1020、栅极绝缘膜1030、半导体膜1040、第2金属层1050以及钝化膜1060的层叠构造体。

在层叠在基板1010上的第1金属层1020，形成有栅极配线1021、和从栅极配线1021延伸设置的栅极电极1022。另外，栅极绝缘膜1030，以覆盖栅极配线1021以及栅极电极1022的方式，形成在基板1010以及第1金属层1020上。进而，半导体膜1040，以与栅极电极1022重叠的方式，层叠在栅极绝缘膜1030上。

在层叠在栅极绝缘膜1030以及半导体膜1040上的第2金属层1050，形成有源极配线1051、从源极配线1051延伸设置的源极电极1052和漏极电极1053。另外，源极电极1052以及漏极电极1053，被配置在互相相对的位置，并且分别与半导体膜1040的一部分重叠。另外，钝化膜1060，以覆盖源极配线1051、源极电极1052以及漏极电极1053的方式，层叠在栅极绝缘膜1030、半导体膜1040以及第2金属层1050上。

在上述那样的底栅型的薄膜晶体管1000中，栅极配线1021与栅极电极1022形成在比半导体膜1040更下层的第1金属层1020。即，在半导体膜1040的激光结晶化工序时，已经形成了栅极配线1021以及栅极电极1022。即，栅极配线1021以及栅极电极1022需要具有能够耐受激光结晶化工序中的温度(600℃左右)的高耐热性。

专利文献1：日本特开平07-235490号公报

发明内容

然而，一般的作为电极材料使用的金属具有耐热性越高则导电性越下降的倾向。因此，在作为栅极电极1022的材料使用耐热性高的材料、在与栅极电极1022同一层以相同金属材料形成栅极配线1021的情况下，栅极配线1021的配线电阻变高。高配线电阻会导致信号的延迟、电压下降引起的显示器的偏差。特别是，当面板面积大型化、驱动频率增大化时，配线电阻的影响变大。

另外，形成在第1金属层1020的栅极配线1021与形成在第2金属层1050的源极配线1051，如图21所示，隔着膜厚为200nm左右的栅极绝缘膜1030交叉。因此，还存在下述问题：当为了薄膜晶体管1000的高性能化而要将栅极绝缘膜1030薄膜化时，栅极配线1021与源极配线1051的间隔变得更窄，配线之间的寄生电容增加。

进而，构成薄膜晶体管1000的电极、配线中使用的金属，由于与空气中的水分或者构成薄膜晶体管1000的氧化物膜等接触，会氧化，使薄膜晶体管1000的功能劣化。

本发明用于解决上述课题，其目的在于提供一种薄膜晶体管阵列装置，将栅极电极以及栅极配线用具有适于其各自的特性的材料形成，降低栅极配线与源极配线之间的寄生电容，并且防止金属的氧化。