[实用新型]用于并行存储器向多个串行接口并行传送数据的传输系统

说明书

技术领域

本实用新型涉及计算机数据传送领域，尤其涉及一种用于并行存储器向多个串行接口并行传送数据的传输系统。

背景技术

目前，常用的MCU只提供一个串行输入输出接口。在实际应用案例中，经常采用如图1所示的数据传输方案，并行存储器3的数据通过微处理器(MCU)4的串行接口向首尾相连接的多个串入并出芯片(串并转换器，为移位寄存器)5传送数据。例如，带灰度的多点LED真彩显示就是一个典型的例子。在这种数据传送结构中，所有的数据只经过1条线传送下去，最“远”的数据必需最“早”传送出去。数据通过多个首尾相接的串行移位芯片(串入并出芯片)，1个bit接1个bit的按先后顺序移出去，直到完成最后1个bit的传送。对于实时显示并需要高频率地刷新显示数据的情况，这种技术方案会面临较大的困难，进一步说明如下：

如图1所示，MCU每读一组8bit数据(也就是1个字节数据)并向串口传送时：首先要在MCU内部通过软件或硬件完成并行结构向串行结构的转换；然后逐个bit以串行的形式向第一个串入并出芯片传送；而每传送1个bit时，所有的串入并出芯片的数据都相应地同时向前移1bit。除了读取数据并且完成并行到串行数据转换的时间外，逐个bit移位与传送，其1个字节(8bit)数据至少也得用40条指令时间。对于实时显示，需要高频率地刷新显示数据。无疑，这种方案所选用的MCU必然是高性能、高价格的高速单片机；同时，对存储器的读取响应速度要求也很高，而高响应速度的存储器价格比低速度或普通存储器的价格要高出许多。

实用新型内容

本实用新型的目的是提供一种用于并行存储器向多个串行接口并行传送数据的传输系统，可以较大地提高数据传输效率。

为解决上述技术问题，本实用新型所提供的技术方案是：一种用于并行存储器向多个串行接口并行传送数据的传输系统，包括一存储器、一MCU及多个串入并出芯片，以及

一数据结构调整模块，用于将需传送数据调整为预定格式之后存入所述存储器；并且，

所述存储器通过并行数据线与所述MCU连接；和，

所述多个串入并出芯片并行排列，其中每个串入并出芯片分别连接到所述MCU之一个I/O端口的一个数据位上。

可选地，所述串入并出芯片为DM163芯片或74HC595芯片。

可选地，所述MCU的位数为8bit的整数倍。

可选地，所述存储器和所述MCU集成在一起。

较优地，包括数据写入器，连接在所述数据结构调整模块与所述存储器之间，用于将调整格式后的数据写入所述存储器。

可选地，所述数据调整模块及数据写入器分别为一外部计算机的功能模块。

可选地，所述外部计算机为系统计算机或PC机。

与现有技术相比，本实用新型中的MCU同时控制多个并行排列的串入并出芯片。从MCU的角度看来，依然是并入并出，但完成1个字节的传送时间仅相当于现有技术中完成1个bit的传送时间。虽然读取的时间相同，但因为去掉了并串转换时间，同时也不要逐个bit移位，所以总的传送时间大大减少，从而提高了数据传送效率。

附图说明

图1为现有用于并行存储器向多个串行接口传送数据的传输系统示意图；

图2为本实用新型用于并行存储器向多个串行接口传送数据的传输系统示意图；

图3为图2所述用于并行存储器向多个串行接口传送数据的传输系统的一个实例。

图1～3中，有关符号含义为，

MCU：微处理器

CLK：移位寄存器时钟输入端

Din：移位寄存器数据输入端

Dout：移位寄存器数据串行输出端

Q00～Q77：8个串入并出移位寄存器的并行输出端

D00～D77：被处理的数据。

具体实施方式

本实用新型为了使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施例对本实用新型作进一步的详细说明。

参见图2，为本实用新型用于并行存储器向多个串行接口传送数据的传输系统示意图。该传输系统包括一数据结构调整模块1、一数据写入器2、一存储器3、一微处理器(MCU)4及多个串入并出芯片5，其中：

所述数据结构调整模块1，用于将需传送数据调整为预定格式之后存入存储器3；

所述数据写入器2，连接在数据结构调整模块1与存储器3之间，用于将调整格式后的数据写入存储器3；

所述存储器3，为并行存储器，通过并行数据线与MCU连接；