[发明专利]增强n沟道电子活性的方法

说明书

技术领域

本发明涉及一种nMO SFET(n metallic oxide semiconductor field effect transistor，n沟道金属氧化物半导体场效应晶体管)的加工方法，具体涉及一种增强nMOSFET中n沟道电子活性的方法。

背景技术

目前，随着加工工艺的不断改进，集成电路的加工已经进入了65/45纳米(nm)技术的时代，镍硅化物(NiSi)正成为接触应用上的选择材料。nMOSFET用电子作为多数载流子，因而沟道为n型。随着MOSFET的尺寸不断减小，有人采用以下的方法增加n沟道的电子迁移率，如图1-5所示：在多晶硅栅101的周围形成补偿侧墙102(offset spacer)保护层，如图1所示；在所述补偿侧墙102外侧形成主侧墙105(main spacer)，如图2所示；进行源、漏植入，形成源极103和漏极104，如图3所示，然后对硅片表面进行退火处理，以活化栅极和源、漏极；在硅片表层淀积一层具有张力的氮化硅层106，如图4所示，拉伸n沟道处的晶格，提高电子运行速率；然后再次进行退火处理，使n沟道处的晶格结构得到固定，使氮化硅层106引入的对n沟道的张应力(tensile stress)得到保持和记忆；去除掉最上层的氮化硅层；并向多晶硅栅101的顶部、源极和漏极分别溅射淀积金属镍，然后通过退火形成镍硅化物，镍化硅(NiSi)107，如图5所示。镍硅化物的形成过程对源、漏硅的消耗较少，而靠近表面的硅刚好是掺杂浓度最大的区域，因而对于降低整体的接触电阻十分有利。后续还有进行第一层层间介质氧化物的淀积成型等工艺步骤，不在此赘述。这时n沟道中的晶格结构相比未施加张应力时要更加宽松，所以通过上述方法可以使得n沟道中的电子的迁移率(mobility)得到提升，n沟道中的电子活性得到增强。

但是，上述技术方案的方法对于n沟道中的电子迁移率的提高有限，具体的说，由于成型的多晶硅栅周围的主侧墙105保护层的存在，氮化硅层不能直接的对多晶硅栅进行作用，该主侧墙105保护层承接了较大部分的来自氮化硅层106的张应力，导致n沟道形成的张应力有限。另外，即便可以继续增大氮化硅层的张力，多晶硅栅边缘处也随着张力的增大而更容易出现裂缝，如果裂缝产生将严重影响nMOSFET的成品质量。也就是说，氮化硅层106所能提供的有限的张应力被主侧墙105保护层承接了很大一部分，进而导致n沟道中的电子迁移率的提升遇到瓶颈。

上述现有技术中，利用将镍化硅107使用在了晶体管的顶部、源极和漏极，为的是成品晶体管有更低电流阻抗。在多晶硅周围二次成型形成的主侧墙105保护层的目的是，为了防止后续工艺中溅射淀积金属镍发生扩散而导致的源漏穿通。

现有技术中还有另外一种防止镍离子扩散的方法，即硅片非晶化方法，其中一种方法是硅离子植入工艺(Si ion implantation，Si I.I.)，该硅离子植入工艺具体的说，是在溅射淀积金属镍之前，首先在硅片上植入硅离子，使硅片表面非晶化。使得后续工艺中溅射淀积在源、漏极的金属镍不会向衬底中扩散，也就不会发生源漏穿通。

发明内容

有鉴于此，本发明针对现有技术中n沟道中的电子迁移率的提升遇到瓶颈的技术问题，提供一种通过免除主侧墙保护层的工艺步骤，将张力层直接作用在多晶硅栅上，提高了该张力层对n沟道中的张应力，进而提高了n沟道电子的迁移率的，增强了n沟道电子活性的方法。

为达到上述目的，本发明提供的技术方案如下：

一种增强n沟道电子活性的方法，包括以下步骤：

在n沟道位置的衬底上方的多晶硅栅的周围形成补偿侧墙；

在所述补偿侧墙外侧形成主侧墙；

进行源、漏植入；

去除掉所述主侧墙；

在衬底表层淀积一层张力层；

对衬底进行退火处理；

去除掉衬底表层的所述张力层；

对衬底表层进行非晶化处理；

在所述多晶硅栅的顶部、源极和漏极分别形成硅化镍。

优选的，所述张力层的张力为1.0-2.0千兆帕斯卡。

优选的，所述张力层淀积时反应腔体的压力控制在1-7托。

优选的，所述张力层为氮化硅层或者氧化硅层。

优选的，所述张力层采用离子体增强化学气相淀积或者准常压化学气相淀积方法淀积，所述张力层淀积时的温度为400-550摄氏度。

优选的，在衬底表层淀积一层张力层的步骤之后的所述退火处理，具体为尖峰退火或者激光退火。