[发明专利]减少金属栅电极和接触孔之间寄生电容的方法有效
| 申请号： | 201010563664.0 | 申请日： | 2010-11-29 |
| 公开（公告）号： | CN102479746A | 公开（公告）日： | 2012-05-30 |
| 发明（设计）人： | 刘金华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/28;H01L21/283 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 牛峥;王丽琴 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 减少 金属 电极 接触 之间 寄生 电容 方法 | ||
1.一种减少金属栅电极和接触孔之间寄生电容的方法，该方法包括：
在半导体衬底的有源区上依次形成界面层和替代栅极；
在半导体衬底的表面上，未形成有界面层和替代栅极的位置沉积层间介质层；
将替代栅极从掩埋的层间介质层中去除形成沟槽；
沉积具有高介电常数的栅氧化层；所述具有高介电常数的栅氧化层覆盖沟槽的底部、侧壁和外部；
形成附着于具有高介电常数的栅氧化层表面的沟槽内部两侧的侧壁层；
沉积金属栅电极材料，并对所述金属栅电极材料和具有高介电常数的栅氧化层进行化学机械研磨，至显露出层间介质层，形成金属栅电极；
刻蚀位于所述沟槽侧壁的具有高介电常数的栅氧化层以及与其接触的层间介质层，形成与有源区接触的接触孔。
2.如权利要求1所述的方法，其特征在于，所述侧壁层为氮化硅层。
3.如权利要求2所述的方法，其特征在于，该方法进一步包括：在沉积具有高介电常数的栅氧化层之后，形成附着于沟槽两侧的侧壁层之前，在具有高介电常数的栅氧化层表面沉积氧化硅层的步骤；
在形成附着于沟槽两侧的侧壁层之后，沉积金属栅电极材料之前，对所述氧化硅层进行刻蚀，至显露出具有高介电常数的栅氧化层的步骤。
4.如权利要求1所述的方法，其特征在于，所述侧壁层为氧化硅层。
5.如权利要求1所述的方法，其特征在于，所述界面层为氧化硅层或者氮氧化硅层。
6.如权利要求1所述的方法，其特征在于，所述替代栅极为多晶硅栅极。
7.如权利要求1所述的方法，其特征在于，所述层间介质层为氧化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010563664.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种直流无刷电机结构
- 下一篇：形成栅极的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
