[发明专利]电荷回收电路

说明书

技术领域

本说明书主要涉及一种回收集成电路内部电荷的技术。

背景技术

在静态随机存取存储器(Static Random Access Memory，SRAM)中，为了在读取模式达到较快的读取存取时间，存储器单元的内部接地节点通常设定为接地或电压VSS，而内部的供应节点则设定为操作电压VDD。在数据保留(retention)模式(例如在读取模式之后)，为了降低电流泄漏的情况，可通过将内部接地节点电压上升一电压值(例如电压Vred)，或通过把供应节点电压下降一电压值(例如电压Vred)。一些现有方法使用自偏压二极管使内部接地节点电压从电压VSS上升电压Vred，然而必须依赖存储器单元的电流驱动能力，而且可能花费大量时间，因而降低了在保留数据架构节省电源的好处。为了解决这个问题，可使用额外的电路(例如较大的驱动器)来快速提升电压VSS，但相对的也需要更多额外的电源(例如较大的电流)，而且也产生了大量的噪声。

发明内容

本发明一实施例提供一种电荷回收电路，包括：一第一节点；一第二节点；一第一PMOS晶体管，具有耦接至上述第一节点的一第一源极，耦接至一第一控制晶体管的一第一漏极，以及用以接收一第一电压的一第一栅极；

一第一NMOS晶体管，具有耦接至上述第二节点的一第二源极，耦接至上述第一控制晶体管的一第二漏极，以及用以接收一第二电压的一第二栅极，其中上述第一PMOS晶体管用以根据上述第一电压的一第一电压值以及在上述第一节点的一第一节点电压值而不导通；上述第一NMOS晶体管用以根据上述第二电压的一第二电压值以及在上述第二节点的一第二节点电压值而不导通；当上述第一PMOS晶体管，上述第一控制晶体管，和上述第一NMOS晶体管导通时，上述第一节点电压值下降，而上述第二节点电压值上升；以及上述第一控制晶体管是一第二PMOS晶体管或一第二NMOS晶体管之一，且用以于上述第一控制晶体管的栅极接收一控制信号。

本发明一实施例提供一种电荷回收电路，包括：一第一节点；一第一开关，用以连接一第一电压源至上述第一节点；一第二开关，用以连接一第二电压源至上述第一节点；一第二节点；一第三开关，用以连接一第三电压源至上述第二节点；一第四开关，用以连接一第四电压源至上述第二节点；以及一第一电路，耦接于上述第一节点以及上述第二节点之间，以及用以同时在上述第一节点的一第一节点电压值下降一下降电压值以及在上述第二节点的一第二节点电压值上升一上升电压值。

本发明一实施例提供一种电荷回收方法，适用于一电路，上述电路耦接于一第一节点以及一第二节点之间，并具有一第一电压摆幅，上述电荷回收方法包括：导通上述电路以同时将上述第一节点的一第一电压电平降低一第一电压值以及将上述第二节点的一第二电压电平上升一第二电压值，其中上述第一电压摆幅因而降低一电压差值；不导通上述电路；以及电性耦接上述第一节点至具有一第一电源电压值的一第一电压源以及电性耦接上述第二节点至具有一第二电源电压值的一第二电压源。

一些实施例拥有一项以下叙述的特征和优点或其结合。从操作电压VDD到内部供应电压VDDI的快速下降时间和从电压VSS到内部接地电压VSSI的快速上升时间降低了电源，当下降内部供应电压和上升内部接地电压在因为降低电流泄漏所节省的电源提供了很大的益处。电压VDDI到电压VSSI的电荷回收使额外的电源降低。预防了各别节点电压VDDI和VSSI调整不足和调整过量。通过降低内部供应节点和内部接地节点间的电压摆幅，噪声被降低。

附图说明

本发明被公开的实施例详细的描绘在附图中。其他特征和益处将在发明说明书和权利要求书中说明。

图1显示根据本发明一实施例所述的电路的电路图。

图2为显示根据本发明一实施例所述的电路操作的波形图。

图3显示根据本发明一实施例所述的使用电荷回收方法的流程图。

【主要附图标记说明】

100～电路装置；

210～箭头；

300～流程图；

305～读取模式；

310～电荷回收模式；

315～数据保留模式

CHREC～电荷回收电路；

MC～存储器单元；

MP1、MP2、MZREP、MREP～PMOS晶体管；

MN1、MREN、MZREN～NMOS晶体管；

NVDDI、NVSSI～节点；

T1、T2、T3～周期；