[发明专利]一种高压BCD半导体器件的制造方法无效

专利信息
申请号: 201010531541.9 申请日: 2010-11-04
公开(公告)号: CN102054785A 公开(公告)日: 2011-05-11
发明(设计)人: 李泽宏;谢加雄;余士江;姜贯军;张帅;钱振华;李婷;张超;任敏;肖璇;张波 申请(专利权)人: 电子科技大学
主分类号: H01L21/8249 分类号: H01L21/8249
代理公司: 电子科技大学专利中心 51203 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 高压 bcd 半导体器件 制造 方法
【权利要求书】:

1.一种高压BCD半导体器件的制造方法,包括以下的工艺步骤:

步骤1:衬底制备;采用<100>晶向的P型硅衬底,掺硼使衬底电阻为80Ω·cm;

步骤2:制备掺N型杂质的深阱DNW;在步骤1制备的P型硅衬底上生长30±5纳米厚的氧化层约为保护层,在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、CMOS器件区、Bipolar器件区、阱电阻和电容区用dnw光刻版进行刻蚀,磷高能注入、并高温推阱,最后形成各类器件所需要的N型杂质的深阱DNW;

步骤3:制备场氧;采用active光刻版进行光刻,在各器件隔离区、高压JFET器件区、高压nLDMOS器件区和中低压LDMOS器件区热生长氧化层,形成场氧层;

步骤4:制备N阱;在低压pLDMOS器件区、CMOS器件区、电阻区采用nwell光刻版进行刻蚀,磷高能注入,形成N阱;

步骤5:制备P阱;在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、CMOS器件区、电阻和电容区采用pwell光刻版进行刻蚀,硼高能注入,形成P阱;

步骤6:制备栅及场板;长一薄层氧化层再去掉,得到纯净表面,再在整个区域生长栅氧,淀积多晶硅,并采用poly光刻版进行刻蚀形成MOS器件的多晶栅和多晶场板;

步骤7:制备N型重掺杂区NSD;在高压JFET器件和所有n型MOS器件的源漏区、p型LDMOS器件的源区、CMOS器件中p型MOS器件的衬底接触区、NPN器件的发射级和集电极区、N阱电阻接触区和N阱电容的接触区及P阱电阻的衬底引出端采用nsd光刻版刻蚀,并进行磷注入,形成NSD注入;

步骤8:制备P型重掺杂区PSD;在高压JFET器件栅区和n型LDMOS器件的源区、p型MOS器件的源漏区、CMOS器件中n型MOS器件的衬底接触区、NPN器件的基极接触区、P阱电阻接触区和N阱电容的引出端采用psd光刻版进行刻蚀,并进行磷注入,形成PSD注入;

步骤9:退火;

步骤10:NSD/PSD激活;

步骤11:制备欧姆孔;淀积氧化层后,在芯片需要接引线的区域采用cont光刻版进行欧姆孔刻蚀;

步骤12:形成金属层;金属溅射,采用metal光刻版刻蚀,形成金属引线;

步骤13:制备钝化层;二氧化硅和氮化硅淀积,刻蚀形成钝化层;

步骤14:制备压焊点区PAD;采用pad光刻版在芯片上用来接外围电路的位置刻蚀压焊 点区PAD。

2.根据权利要求1所述的一种高压BCD半导体器件的制造方法,其特征在于,所述步骤4和步骤5没有先后顺序限制。

3.根据权利要求1所述的一种高压BCD半导体器件的制造方法,其特征在于,所述步骤7和步骤8没有先后顺序限制。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010531541.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top