[发明专利]存储器集成电路装置及其操作方法

说明书

技术领域

本发明是关于一种存储器的x译码器，尤其是涉及一种存储器集成电路装置及其操作方法。

背景技术

在例如是闪存的非易失存储装置中，擦除操作是通过施加负电压于存储单元的字线与半导体主体之间而进行。举例而言，施加一负电压至栅极及一正电压或或地至半导体主体。

不幸的是，施加一负电压至单一字线是不普通的。因此，通常是通过施加一负电压至存储单元的整个区段的所有字线而在一单一擦除操作中将存储单元的整个区段均擦除。

而将前译码器通过一通过晶体管及交互耦接的反向器/栓锁器与字线连接也是常见的手段。然而，此方案在低电压应用时会产生问题，因为中间的通过晶体管导致阈值电压在前译码器输出与栓锁器之间的下降。低电压应用的操作电压范围原本就极为有限，如果因为晶体管阈值电压下降而再损失一部分电压的话会对存储器的性能产生不良的影响，特别是在与字线连接的栓锁器。

发明内容

本发明的一实施例为提供一种存储器集成电路装置。许多如此的实施例中允许选取一单一字线而不是整个区段的字线以具有擦除电压。传统的擦除操作是不会在一特定的存储位置而必须在实体连续的存储位置是整个区段进行。

此存储器集成电路装置具有多个译码器电路控制多条字线。该多个译码器电路处理字线地址以辨识具有一特殊性的个别字线，该多条字线的一子集以进行一擦除操作于该多条字线的该子集。此子集可以是一单一字线或是区段字线中的某些字线。

此译码器电路包括一输入及输出，及多条平行的电性路径。此译码器的输入接收一字线地址。译码器的输出控制一单一字线，通常是经由例如是反向器的字线驱动器。多条平行的电性路径包含一第一平行路径及一第二平行路径，其中第一平行路径及第二平行路径两者均由字线地址控制以决定该输出的一值。

本发明的另一实施例为提供一种存储器集成电路装置。许多如此的实施例中允许选取一单一字线而不是整个区段的字线以具有擦除电压。以下的实施例消除电压损失的原因，以增加低电压应用的可行性。

此存储集成电路，由多个参考电压提供电源，该多个参考电压包括一第一参考电压与一第二参考电压。该存储集成电路包括多个译码器电路控制多条字线。该多个译码器电路处理字线地址以辨识具有一特殊性的个别字线，该多条字线的一子集以进行一擦除操作于该多条字线的该子集。

此译码器电路包括一输入及输出，及一内部节点。此译码器的输入接收一字线地址。译码器的输出控制一单一字线。此内部节点由字线地址控制以决定该输出的一值。此内部节点具有一介于第一参考电压与第二参考电压之间的一范围。

本发明的另一实施例为提供一种存储器集成电路装置。该存储集成电路包括多个译码器电路控制多条字线。该多个译码器电路处理字线地址以辨识具有一特殊性的个别字线，该多条字线的一子集以进行一擦除操作于该多条字线的该子集。如此自多条字线辨识出欲被擦除的字线。如此可以较传统的擦除技术需要在单一擦除操作中擦除存储器中多重的连续字线提供显著的改进。

多个译码器电路的一译码器电路包括一反向器及逻辑。此反向器具有一输入及一输出控制一字线以进行一擦除操作。一电压范围是在该第一参考电压与该第二参考电压之间。参考电压的范例可以是一供应电压或是地。在某些实施例中，如此宽的电压范围可以避免输入端的阈值电压因为前级造成的下降而限制了输入的电压范围。

此译码器的逻辑是由一字线地址控制以决定于该擦除操作时该反向器的该输入的一值。此逻辑的一个典型范例为一具有布尔逻辑栅的组合逻辑。

在许多不同的实施例中，该逻辑包括，为该些反向器的一反向器，介于一反向器决定性节点与该第一参考电压之间的多条电性路径，该多条电性路径于该擦除操作时由该字线地址控制，该反向器决定性节点决定于该擦除操作时该反向器的该输入的该值。在某些实施例中，该反向器决定性节点是该反向器的输入，或是决定该反向器输入的其它节点。在一些实施例中，该多条电性路径是一个或多个晶体管具有在该反向器决定性节点与第一参考电压之间的电流路径。(平行的)不同路径上的晶体管由不同信号来开启以执行不同信号之间的反或操作。(串联的)相同路径上的晶体管由不同信号来开启以执行不同信号之间的反及操作。

在一实施例中，该多条电性路径于该擦除操作时关闭控制选取该字线进行该擦除操作的该译码器电路。如此具有不会将反向器的输入带到第一参考电压的效应，使得当第一参考电压是低电平或是地时，反向器的输出是低电平或是地。