[发明专利]自我提供输入参考电压的系统封装集成电路

说明书

技术领域

本发明有关一种系统封装集成电路，更明确地说，有关一种自我提供输入参考电压的系统封装集成电路。

背景技术

随着集成电路制程的发展一日千里，内存的容量与操作速度也突飞猛进，各种内存规格也陆续推陈出新。而二倍速数据(Double Data Rate，DDR)存取规格是一般耳熟能详的规格，在此本文引用有关DDR的规格(例如由JEDEC协会制定JESD79系列的DDR规格)当成本发明说明的一部份。于DDR规格中，曾说明所有DDR的输入与JEDEC协会所制定的另一SSTL_2规格标准兼容，在此本说明书亦引用有关SSTL_2规格当成本发明说明的一部份。

SSTL_2规格主要规范数字集成电路的2.5V电压接口标准，如图1所示，图1是SSTL_2规格的一种范例，其中第一数字集成电路10的输出缓冲器110产生输出信号V_out，而第二数字集成电路20的输入电路210接收此V_out信号并依据一输入参考电压V_REF产生一输入信号供第二数字集成电路20使用。为使V_out信号传输过程保持较好的信号波形，于连接第一数字集成电路10与第二数字集成电路20的传导线会有一25欧姆的串行电阻R_S与一50欧姆的终端电阻R_T相连接，且终端电阻R_T另一端与一终端电压V_TT相连接。此输入电路210一般是一比较器，其一输入端接收输入参考电压V_REF，而另一端接收由第一数字集成电路10产生的V_out信号。为使第一数字集成电路10与第二数字集成电路20两者所使用的输入参考电压相同，一般输入电路210所需的输入参考电压V_REF由第一数字集成电路10直接产生此输入参考电压V_REF供输入电路210使用。

于实际应用中，许多DDR内存芯片常常会以系统封装方式(System In Package，SIP)与另一逻辑电路芯片同时封装于一封装体中，例如图2(a)与图2(b)所示，其中图2(a)是一种堆叠封装方式，将DDR内存芯片310至放于逻辑电路芯片320之上，再将此堆叠后的芯片组置放于承载基板330上，然后利用打线方式(wire bonding)将相关的DDR内存芯片310的输出入接脚、逻辑电路芯片320的输出入接脚与承载基板330对外接脚进行连接。而图2(b)是另一种系统封装方式，将DDR内存芯片310与逻辑电路芯片320分别放置于承载基板330上，再利用打线方式(wire bonding)将相关的DDR内存芯片310的输出入接脚、逻辑电路芯片320的输出入接脚与承载基板330对外接脚进行连接。然而此种系统封装的集成电路会发生一些问题，例如，有时因为选用的逻辑电路芯片320本身无法提供输入参考电压V_REF供DDR内存芯片310使用；也有时会因为逻辑电路芯片320提供输入参考电压V_REF的输出接脚与DDR内存芯片310中输入参考电压V_REF的输入接脚不是位于同一侧边，导致打线连接产生困难。

是以，本发明提供一种自我提供输入参考电压的系统封装集成电路，其包含一逻辑芯片与一内存芯片，其中内存芯片与DDR标准兼容，但是内存芯片可自行产生输入参考电压供内存芯片的多个输入电路使用，而非由逻辑芯片产生输入参考电压供内存芯片的多个输入电路使用，以解决现有技术的缺陷。

发明内容

本发明另提供一种自我提供输入参考电压的系统封装集成电路，其包含一逻辑芯片用以产生多个输出信号；一内存芯片包含多个输入电路用以接受该多个输出信号，该内存芯片还包含一电压产生器，该电压产生器依据一外部电平电压产生一输入参考电压，该内存芯片与DDR标准兼容且该多个输入电路与SSTL_2标准兼容；其中该内存芯片的每一输入电路包含一比较器，该比较器包含一第一输入端与一第二输入端，该第一输入端接收该多个输出信号中一输出信号，且该第二输入端接收该内存芯片中该电压产生器产生的该输入参考电压。如此一来，内存芯片的比较器不需利用逻辑芯片所产生的输入参考电压，而直接利用内存芯片所产生的输入参考电压，故可以减少系统封装时额外的打线连接(wire bonding)而增加封装的弹性。

所述的系统封装集成电路，其中，该内存芯片的该多个输入电路与SSTL_2标准兼容。