[发明专利]能抑制位线间漏电流的相变存储器电路结构

说明书

技术领域

本发明涉及一种相变存储器电路结构，特别涉及一种能抑制位线间漏电流的相变存储器电路结构。

背景技术

相变存储器技术是基于Ovshinsky在20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材的研究热点也就围绕其器件工艺展开：器件的物理机制研究包括如何减小器件料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。

相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号：对于擦操作(RESET)，是加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“1”态到“0”态的转换；对于写操作(SET)，是施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“0”态到“1”态的转换；对于读操作，是加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。

相变存储器的单元结构主要有1T1R和1D1R两种。1D1R由于具有更高的集成密度而受到广泛的关注。图1为1D1R相变存储器单元结构示意图，即连接在一位线BL和一字线WL上的一个相变存储单元包括相变电阻R和二极管。这种结构的相变存储单元所构成的相变存储器中，相邻的相变存储单元之间会形成寄生的PNP三极管，如图2所示，当选中中间的相变存储单元加载电流I进行操作时，在其相邻的两个相变存储单元会因为寄生的PNP三极管的存在而形成漏电流I_leak。经过研究发现，正是由于这个寄生的PNP三极管的存在，使得当选中一个相变存储单元进行操作时，相邻的相变存储单元会有1％左右的漏电流存在。由于相变电阻对电流和电压极为敏感，这些漏电流会对相邻未被选中的单元造成数据破坏，从而降低了相变存储器的可靠性。

因此，如何有效抑制位线间的漏电流，实已成为本领域技术人员亟待解决的技术课题。

发明内容

本发明的目的在于提供一种能抑制位线间漏电流的相变存储器电路结构。

为了达到上述目的及其他目的，本发明提供的能抑制位线间漏电流的相变存储器电路结构，其包括：多条字线和多条位线；由多个各自连接在一条位线和一条字线上的相变存储单元形成的存储阵列，其中，每一相变存储单元包括：由相变材料形成且一端连接相应位线的相变电阻以及连接在所述相变电阻另一端和相应字线之间的选通管；以及多个控制单元，其数目和位线数目相同，各控制单元的输入端分别连接一条位线，各输出端分别连接在相应位线上的各相变存储单元的相变电阻和选通管的公共连接点，分别用于拉低相应位线上未被选中的相变存储单元的相变电阻和选通管的公共连接点的电位，从而避免漏电流流经未被选中的相变存储单元的相变电阻。

较佳的，控制单元可以包括：连接在公共连接点和低电位之间的受控开关管；以及用于将位线电流信号转换为控制所述受控开关管开闭的控制信号的转换电路。其中，所述开关管可以是NMOS管或PMOS管等；所述转换电路可以包括：将位线电流转换为电压的电阻网络和连接在所述电阻网络输出端且输出信号作为控制信号的反相器。

综上所述，本发明的能抑制位线间漏电流的相变存储器电路结构通过在每一位线设置一控制单元来控制相应位线上的各相变存储单元，以使位线上未被选中的相变存储单元的相变电阻上无漏电流流过，由此来提高相变存储器的可靠性。

附图说明

图1为现有1D1R型相变存储单元结构示意图。

图2为现有由1D1R型相变存储单元构成的相变存储器存在漏电流的示意图。

图3为本发明的能抑制位线间漏电流的相变存储器电路结构示意图。

图4为本发明的能抑制位线间漏电流的相变存储器电路所采用的控制单元结构示意图。

具体实施方式

请参阅图3，本发明的能抑制位线间漏电流的相变存储器电路结构包括：多条字线和多条位线、存储阵列、以及多个控制单元等。