[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件。

背景技术

半导体器件中，尤以使用属于具有MOS(Metal Oxide Semiconductor，金属氧化物半导体)构造的栅极电极的场效应晶体管的MOS晶体管的集成电路，已迈入高集成化的方向。随着此高集成化，其中所使用的MOS晶体管，其微细化已进展至纳米(nano)领域。在MOS晶体管构成属于数字(digital)电路的基本电路之一的反向器(inverter)电路(NOT电路)时，若该MOS晶体管的微细化进展，泄漏(leak)电流的抑制会变得困难，使得可靠性因为热载子(hot carrier)效应而降低。此外，从确保必要电流量的要求而言，会有无法谋求电路占有面积的尺寸降低(size down)的问题。为了解决此种问题，提出一种具有将源极、栅极、漏极对衬底朝垂直方向配置而成的岛状半导体层，且由栅极将该岛状半导体层予以包围的构造的环绕式栅极晶体管(Surrounding Gate Transistor，SGT)，及提出一种使用SGT的CMOS反向器电路((S.Watanabe、K.Tsuchida、D.Takashima、Y.Oowaki、A.Nitayama、K.Hieda、H.Takato、K.Sunouchi、F.Horiguchi、K.Ohuchi、F.Masuoka、H.Hara、一种使用SGT的超高密度DRAM的新型电路技术(“ANovel Circuit Technology with Surrounding Gate Transistors(SGT′s)for UltraHigh Density DRAM′s”)、IEEE JSSC、第30卷、第.9期、1995年.))。

属于数字电路的衬底电路之一的反向器电路，由p沟道型MOS晶体管(pMOS晶体管)与n沟道型MOS晶体管(nMOS晶体管)所构成。由于空穴(hole)的移动率为电子的移动率的一半，因此在反向器电路中，pMOS晶体管的栅极宽度，需设为nMOS晶体管的栅极宽度的2倍。因此，在现有技术使用SGT的CMOS反向器电路中，由串联连接的2个pMOS SGT及1个nMOS SGT所构成。即，现有技术使用SGT的CMOS反向器电路由总计3个岛状半导体所构成。

利用此种使用SGT的CMOS反向器电路来构成SRAM(静态RAM(Random Access Memory，随机存取存储器)时，由2个反向器电路与2个选择晶体管所构成。此时，若利用现有技术使用SGT的CMOS反向器电路，则需4个pMOS SGT及4个pMOS SGT。即，在利用现有技术使用SGT的CMOS反向器电路的SRAM中，由总计8个岛状半导体所构成。如此，若利用使用SGT的CMOS反向器电路的SRAM由8个岛状半导体层所构成，则在谋求半导体器件的高集成化方面会成为障碍。

发明内容

(发明所欲解决的问题)

本发明有鉴于所述实情而研发，其目的在提供一种具有使用SGT的SRAM，而可实现高集成化的半导体器件。

(解决问题的手段)

本发明的第1实施方式的半导体器件具备配置于衬底行列方向的第1行(row)第1列(column)的第1反向器电路；

所述第1反向器电路具有：

第1岛状半导体层；

第1栅极绝缘膜，用以包围所述第1岛状半导体层周围；

第1栅极电极，用以包围所述第1栅极绝缘膜周围；

第2栅极绝缘膜，用以包围所述第1栅极电极周围；

第1筒状半导体层，用以包围所述第2栅极绝缘膜周围；

第1个第1导电型上部高浓度半导体层，配置于所述第1岛状半导体层的上方部分；

第2个第1导电型下部高浓度半导体层，配置于所述第1岛状半导体层的下方部分；

第1个第2导电型上部高浓度半导体层，配置于所述第1筒状半导体层的上方部分；及

第2个第2导电型下部高浓度半导体层，配置于所述第1筒状半导体层的下方部分；

还具备配置于所述衬底行列方向的第2行第2列的第2反向器电路；

所述第2反向器电路具有：

第2岛状半导体层；

第3栅极绝缘膜，用以包围所述第2岛状半导体层周围；

第2栅极电极，用以包围所述第3栅极绝缘膜周围；

第4栅极绝缘膜，用以包围所述第2栅极电极周围；

第2筒状半导体层，用以包围所述第4栅极绝缘膜周围；

第3个第1导电型上部高浓度半导体层，配置于所述第2岛状半导体层的上方部分；