[发明专利]具有抖动脉宽调制控制器的数字锁相系统

说明书

【技术领域】

本发明涉及数字锁相环(PLL)，特别涉及使用脉宽调制(PWM)控制的数字锁相系统。

【背景技术】

锁相环(PLL)被广泛用于为各种系统产生时钟。最近，模拟PLL已经被数字PLL代替。这种数字PLL的数字控制较少受噪音影响，且耗能较少。

但是，数字锁相系统有量化误差，这会导致有限相位误差。这种量化误差不会出现在模拟系统里。由数字振荡产生的这种有限相位误差出现在输出时钟上。但是，这种有限的相位误差会被反馈分频器放大，并被施加到相位比较器。对输入时钟的跟踪能力弱，最终导致周期抖动(period jitter)增加，形式上就是大的近端相位噪声(close-in phase noise)。

图1是在现有技术的一个数字锁相系统里的估计相位噪声曲线图。相位噪声被绘制成一个偏移振荡器中心频率(如2.4GHz)的偏频函数。图1显示相位噪声在低的偏频上很高。但是，对大频偏来说，这种相位噪声很低。

近端相位噪声问题的一种解决方案是使用delta-sigma调制器(DSM)来控制数字数值的最低有效位(LSB)，该数字数值作为数字控制振荡器(DCO)的输入。DSM反馈时钟以改善量化误差，并降低有限相位误差。越低的有限相位误差(其被反馈分频器放大)会导致在前端更准确的相位跟踪，从而降低近端相位噪声。

图2是现有技术的一个使用delta-sigma调制器(DSM)的数字锁相系统里估计相位噪声的曲线图。与图1内的标准数字相位系统(点线)相比，DSM(实线)有一个更低的近端相位误差，在此例子里减少了大约30dB的相位误差。

但是，DSM产生一个更大的远端相位误差，从图2内较高频率上可以看出。通过DSM，相位噪声从近端被转移到远端。当使用较高频率时，周期抖动(period jitter)可能更高。DSM运行得越靠近输出时钟的频率，从近端转移到远端频率区域的相位噪声越大。

DSM的另一个问题是DSM在高频率上运行，在这些高频率上运行需要较高耗能。当DSM与逻辑系统如系统单芯片(SOC)集成在一起时，高速逻辑会施加压力在逻辑系统上。

期望有一种数字锁相系统，其能够改善相位跟踪，而不会将相位噪声从近端转移到远端频率区域。期望有一种代替delta-sigma调制器(DSM)的控制电路。期望有一种只有极少电路在高频率上运行的控制电路，其能够降低能耗和电路复杂性。也期望有一种使用抖动(dithering)来降低杂散噪声(spur noise)的控制电路。

【附图说明】

图1是现有技术的一个数字锁相系统里的估计相位噪声的曲线图。

图2是现有技术的一个使用delta-sigma调制器(DSM)的数字锁相系统里的估计相位噪声的曲线图。

图3是一个具有脉宽调制(PWM)控制的数字锁相环(PLL)的示意图。

图4是显示数字控制振荡器(DCO)运行的曲线图。

图5显示PWM控制器。

图6显示使用一个并-串行(parallel-to-serial)移位寄存器由PWM控制器20产生的脉冲。

图7是一个简单例子的由PWM控制器产生的LSB波形。

图8是一个更复杂例子的由PWM控制器产生的LSB波形。

图9A-B显示LSB的脉宽调制如何改变来自数字控制振荡器(DCO)的输出时钟频率。

图10显示一个随机化的PWM控制器。

图11显示随机选择的和调整的LSB波形的抖动(dithering)。

图12是一个并-串行移位寄存器的示意图。

图13是一个PWM数字锁相系统和delta-sigma调制器(DSM)系统的相位噪声图。

图14是由数字控制振荡器输出的时钟的功率谱曲线图。

【发明详述】

本发明涉及改进的数字锁相系统。根据特定实施的上下文及其要求，以下描述使本领域技术人员能够制作和使用本发明。对优选实施例的各种改进对本领域技术人员而言是显而易见的，在此定义的普遍原理可以被应用到其它实施例。因此，本发明不是意在受限于在此所示和所述的特定实施例，而是属于与在此披露的原理和新颖性特征一致的最广的范围内。