[发明专利]BiCMOS工艺中的寄生PIN器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的寄生PIN器件，本发明还涉及一种BiCMOS工艺中的寄生PIN器件的制造方法。

背景技术

现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。

发明内容

本发明所要解决的技术问题是提供一种BiCMOS工艺中的寄生PIN器件，具有较低的插入损耗和较高的隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择；本发明还提供了一种BiCMOS工艺中的寄生PIN器件的制造方法，利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件，也能够降低成本。

为解决上述技术问题，本发明提供的BiCMOS工艺中的寄生PIN器件，形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN器件包括：一N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区；一I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述N型区相接触；一P型区，由形成于所述有源区表面上的掺有N型杂质的本征基区外延层组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出。

进一步改进是，所述N型赝埋层的杂质浓度范围为1e19cm^-3～1e21cm^-3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30Kev、注入杂质为磷或砷或锑。所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为1e19cm^-3～1e21cm^-3，是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KeV。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～5e13cm^-2、注入能量为100KeV～2000KeV。

进一步改进是，通过控制所述有源区的宽度使所述有源区两侧的所述N型区能够扩散进入所述有源区并互相连接。

为解决上述技术问题，本发明提供的BiCMOS工艺中的寄生PIN器件的制造方法，包括如下步骤：

步骤一、利用浅沟槽刻蚀工艺在一P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区。

步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成N型区。所述N型赝埋层离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30Kev、注入杂质为磷或砷或锑。

步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。

步骤四、在有源区中进行P型的集电极注入形成I型区。所述集电极注入的注入杂质为磷或砷、注入剂量为1e12cm^-2～51e13cm^-2、注入能量为100KeV～2000KeV。

步骤五、对所述硅衬底进行热退火，所述N型区在退火过程中纵向扩散和横向扩散并延伸进入所述有源区并和所述I型区形成接触。能通过控制所述有源区的宽度使所述有源区两侧的所述N型区在退火过程中延伸进入所述有源区并互相连接。

步骤六、在所述有源区表面上形成一本征基区外延层、并对所述本征基区外延层进行P型的外基区离子注入形成P型区，该P型区和所述I型区形成接触。所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～1e15cm^-2、注入能量为2KeV～30KeV。

步骤七、在所述N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出所述N型区，在所述P型区上部做金属接触引出所述P型区。