[发明专利]衬底结构及其制造方法

权利要求书

1.一种衬底结构，包括：

衬底，包括衬底突出部；以及

缓冲层，在所述衬底突出部上，所述衬底突出部将所述缓冲层与部分所述衬底分开。

2.如权利要求1的衬底结构，还包括：

氮化物半导体层，

其中所述衬底突出部是多个衬底突出部，

所述缓冲层是与所述多个衬底突出部对应的多个缓冲层，且

所述氮化物半导体层延伸越过所述多个缓冲层。

3.如权利要求1的衬底结构，还包括：

半导体层，形成在所述缓冲层上。

4.如权利要求1的衬底结构，其中所述缓冲层的形状是多边形、椭圆形和直板之一。

5.如权利要求1的衬底结构，其中所述衬底突出部的宽度在所述衬底突出部的中部比在所述衬底突出部的端部小，所述宽度随与所述中部的距离的增加而增大。

6.如权利要求1的衬底结构，其中所述衬底包括Si、GaN、蓝宝石、SiC、LiGaO₂、ZrB₂、ZnO和(Mn，Zn)FeO₄中的至少一种。

7.如权利要求1的衬底结构，其中所述缓冲层具有单层结构和多层结构中的一种，

所述缓冲层的材料包括AlN、SiC、Al₂O₃、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN和XY中的至少一种，其中X是Ti、Cr、Zr、Hf、Nb和Ta中的至少一种，Y是氮、B和B₂中的至少一种。

8.如权利要求1的衬底结构，其中所述缓冲层的厚度为5nm至5μm。

9.如权利要求1的衬底结构，其中所述衬底突出部是多个衬底突出部，

所述缓冲层是与所述多个衬底突出部对应的多个缓冲层，且

分隔所述多个缓冲层的区域的宽度大于10nm。

10.一种制造衬底结构的方法，该方法包括：

在衬底上形成缓冲层；

将图案蚀刻到所述缓冲层中；

通过所述图案化的缓冲层蚀刻所述衬底从而形成至少一个衬底突出部，所述衬底突出部将部分所述图案化的缓冲层与部分所述衬底分开；以及

在所述缓冲层上形成半导体层。

11.如权利要求10的方法，还包括：

在所述缓冲层上形成蚀刻掩模，

其中将图案蚀刻到所述缓冲层中包括通过所述蚀刻掩模各向异性地蚀刻所述缓冲层从而暴露所述衬底的表面。

12.如权利要求11的方法，其中通过所述图案化的缓冲层蚀刻所述衬底包括各向异性地蚀刻所述衬底从而形成衬底凹陷以及各向同性地蚀刻所述衬底凹陷从而暴露所述缓冲层的部分下表面。

13.如权利要求10的方法，其中接触所述缓冲层的所述衬底突出部的表面的宽度小于所述缓冲层的宽度。

14.如权利要求10的方法，其中将图案蚀刻到所述缓冲层中包括将所述缓冲层分成多个缓冲层，且

形成所述半导体层包括将所述半导体层形成为被所述多个缓冲层支承的单个半导体层。

15.如权利要求14的方法，其中形成所述半导体层包括利用外延横向过生长工艺形成所述半导体层。

16.如权利要求10的方法，其中将图案蚀刻到所述缓冲层中包括将所述缓冲层分成多个缓冲层，且

形成所述半导体层包括将所述半导体层形成为多个半导体层，所述多个半导体层中的每个形成在所述多个缓冲层中的不同缓冲层上。

17.如权利要求16的方法，其中在所述缓冲层上形成所述半导体层包括利用垂直生长工艺形成所述半导体层。

18.如权利要求10的方法，还包括：

通过执行氧化工艺、氮化工艺和AlN层形成工艺中的至少一种处理所述衬底和所述衬底突出部的暴露表面。

19.一种电子器件，包括：

衬底，包括多个突出部；以及

缓冲层，在所述多个突出部上，所述缓冲层的宽度大于所述多个突出部的组合宽度。

20.如权利要求19的电子器件，还包括：

在所述缓冲层上的半导体层。