[发明专利]低密度校验码的译码系统

说明书

技术领域

本发明涉及的是一种通信技术领域的译码系统，具体是一种低密度校验码的译码系统。

背景技术

低密度校验码(Low Density Parity Check Codes，LDPC Codes)是1963年Gallager首先提出的一种编码技术，具有接近香农极限的性能，已经成为编码领域的一个热点，被广泛地应用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准、IEEE 802.11n、IEEE 802.16e等。目前的无线通信中，高数据速率的通信越来越受到人们的重视，因此需要结构简单，吞吐量高，译码性能优良的LDPC译码器。LDPC码译码器的结构有三种形式：串行结构、全并行结构和部分并行结构。部分并行结构LDPC译码器因为其适中的复杂度和硬件资源消耗而广泛应用。另外，对于LDPC译码器来说，不同的方法，例如置信传播方法、最小和方法、带修正最小和方法、分层置信传播方法、分层带修正最小和方法等，将会影响LDPC译码器的结构，同时影响译码器的各个方面，包括吞吐量，性能，资源使用等。

经对现有技术的文献检索发现，中国专利申请号为：200810200033，名称为：分层的非规则低密度校验码译码器及译码处理方法，该技术提给出了一种基于修正最小和方法的低密度校验码译码器，该译码器包括：译码处理装置、第一存储单元、第二存储单元、译码处理装置交织网络、迭代终止模块交织网络和迭代终止处理装置。且该译码器的译码处理装置采用乘性修正最小和方法。但是该技术相比置信传播方法有很大的误帧率，即在高斯噪声下对每帧数据以较高概率出现少量比特译码错误，从而导致译码平层过高；由于迭代终止模块交织网络和迭代终止处理装置结构特点，使得该译码器会消耗比较多的硬件资源。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种低密度校验码的译码系统。本发明通过对译码后的修正处理，显著降低了译码系统的误码率和误帧率；在译码迭代过程中，改进的译码器对迭代终止处理进行简化，并去掉了迭代终止模块交织网络，节省了硬件资源消耗。

本发明是通过以下技术方案实现的：

本发明包括：若干译码处理装置、第一存储单元、第二存储单元、译码处理装置交织网络、迭代终止处理装置，其中：第一存储单元分别与每个译码处理装置相连传输上次迭代的校验更新值和本次迭代的校验更新值，迭代终止处理装置分别与每个译码处理装置相连传输迭代终止信号和行校验判决信息，第二存储单元分别与每个译码处理装置相连传输信息节点的后验概率似然比和后验概率似然比更新值，每个译码处理装置分别与译码处理装置交织网络相连传输信息节点的后验概率似然比更新值，译码处理装置交织网络与第二存储单元相连传输调序后的信息节点的后验概率似然比更新值。

所述的译码处理装置包括：第一2选1选择器、异或运算器、比特信息运算器、校验节点信息运算器和信息节点后验概率似然比运算器，其中：异或运算器与迭代终止处理装置相连传输对应当前校验节点的行重个信息节点的后验概率似然比符号位的异或结果信息，第一2选1选择器与第二存储单元相连传输信息节点后验概率似然比信息，第一2选1选择器与异或运算器相连传输选择的信息节点的后验概率似然比信息，第一2选1选择器与比特信息运算器相连传输选择的信息节点的后验概率似然比信息，第一存储单元与比特信息运算器相连传输上次迭代的校验更新值，比特信息运算器与校验节点信息运算器相连传输信息节点的比特更新值，校验节点信息运算器与第一存储单元相连传输本次迭代的校验更新值，校验节点信息运算器与信息节点后验概率似然比运算器相连传输本次迭代的校验更新值和信息节点的比特更新值，信息节点后验概率似然比运算器与译码处理装置交织网络相连传输信息节点后验概率似然比更新值。

所述的比特信息运算器包括：第一减法器、第一补码转换器和第一截位运算器，其中：第一减法器与第一2选1选择器相连传输信息节点后验概率似然比，第一减法器与第一存储单元相连传输上次迭代的校验更新值，第一减法器与第一补码转换器相连传输信息节点的信息更新值，第一补码转换器与第一截位运算器相连传输信息节点的信息更新值的符号位绝对值数字形式信息，第一截位运算器与校验节点信息运算器相连传输信息节点的比特更新值。