[发明专利]半导体器件的接触的制造方法及具有该接触的半导体器件

说明书

技术领域

本发明通常涉及一种半导体器件及其制造方法，具体来说，涉及一种其接触导电性能更好的半导体器件及接触导电性能更好的半导体器件的接触孔的制造方法。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小，对器件的工艺和性能都是很大的挑战。对用于连接栅极、源/漏极的接触来说，目前常用的结构为接触孔和沟槽接触，这两种接触的制作都是通过刻蚀层间介质层到底部后，填充导电金属材料来形成，金属材料如W、Cu等，这些金属的电阻率已经竟可能低了，但随着特征尺寸的不断减小，对接触的导电性能也要求越来越高，需要提出导电性能更好的接触及其制造方法，以提高器件的整体性能。

发明内容

本发明提供了一种半导体器件的接触的制造方法，所述方法包括：提供半导体衬底以及半导体器件，所述器件包括栅极区和源/漏区；在所述源/漏区上形成层间介质层；在所述层间介质层内形成多个有序的通孔，并填充所述通孔形成接触孔；在所述层间介质层内形成位于接触孔之上的沟槽接触。

本发明还提供了一种半导体器件，所述器件包括：半导体衬底；形成于半导体衬底上的栅极区，以及形成于栅极区两侧的半导体衬底内的源/漏区，以及形成于源/漏区上的层间介质层；形成于层间介质层内的多个有序的接触孔；形成于层间介质层内且位于接触孔上的沟槽接触。

通过本发明的接触制造方法，在与源/漏接触的底部形成孔径较小的、有序排列的接触孔，并在其上形成沟槽接触以和上层的金属层连接，这种有序排列的接触孔与源/漏区保持良好的接触，而其上部为面积较大的沟槽接触，更易于和上层金属相连，因此，提高了接触的导电性能，进而提高了器件的整体性能。

附图说明

图1示出了本发明实施例的半导体器件的接触制造方法的流程图；

图2-13示出了本发明实施例的半导体器件的接触各个制造阶段的示意图；

图14示出了本发明实施例中氧化铝版模的示意图。

具体实施方式

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

参考图1，图1示出了本发明实施例的半导体器件的接触制造方法的流程图。在步骤S01，提供半导体衬底以及半导体器件，所述半导体器件包括栅堆叠和源/漏区，如图2所示。

在本实施例中，衬底200包括位于晶体结构中的硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi、GaAs、InP、SiC或金刚石等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底200可以包括各种掺杂配置。此外，可选地，衬底200可以包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。

所述半导体器件为包括栅极区和源/漏区210的任一器件结构，本发明对所述半导体器件的结构、材料以及形成工艺、步骤等不做限定。图2为本发明所述半导体器件的一个实施例的示意图，可以先在半导体衬底上依次沉积栅介质层202、栅电极204并图形化，所述栅介质层202和栅电极204构成栅极区。而后在栅介质层202和栅电极204的侧壁形成侧墙206。在形成侧墙206结构后，在栅极区两侧的半导体衬底内进行离子注入，形成源/漏区210。在形成源/漏区210前，还可以在半导体衬底内进行离子注入形成源/漏浅结208。特别地，在形成源/漏区210后，通过自对准方式形成金属硅化物层212，在所述器件上沉积金属，而后进行退火，金属和与其任一接触的硅表面反应生成金属硅化物，硅表面可以为源/漏区210的半导体衬底200和/或栅电极204中的多晶硅层等，本实施例中，形成了包括栅介质层202、栅电极204和金属硅化物层212的栅堆叠300。