[发明专利]一种低功耗电路设计优化方法

说明书

技术领域

本发明属于集成电路设计自动化领域，尤其属于优化集成电路功耗的技术范畴，特别涉及一种低功耗电路设计优化方法。

背景技术

先进数字集成电路制造工艺的特征尺寸不断缩小，从90nm、65nm，过渡到45nm、32nm，并有望发展到22nm和15nm，甚至更小的特征尺寸。特征尺寸的不断缩小使得芯片系统集成度不断提高成为可能，但芯片的功耗随芯片系统的集成度提高而不断增加，从而制约了充分利用特征尺寸的缩小以提高芯片系统集成度的能力，为此需要探索低功耗优化技术降低芯片系统的功耗。

目前应用比较普遍的低功耗技术主要有：多阈值工艺CMOS(MTCMOS)、变阈值工艺CMOS(VTCMOS)、电源门控、多电压，以及动态电压和频率缩放(DVFS)、电源门控等。这些技术可以有效地降低芯片系统的功耗，但如何在芯片系统设计中自动使用这些技术，还需要新的优化方法的支持，以确保这些技术在低功耗芯片系统设计中得到充分的应用。

发明内容

有鉴于此，本发明的目的在于提供一种低功耗电路设计优化方法，

本发明提供了一种低功耗电路设计优化方法，包括：

指定门级电路网表、仿真激励、单元库及器件模型信息的位置，并读入所述信息进行门级电路仿真，对门级电路进行划分，进行电路分析和仿真结果分析，依据该分析结果，根据低功耗技术对电路进行优化处理。

MTCMOS、VTCMOS、电源门控、多电压，以及动态电压和频率缩放(DVFS)、电源门控等低功耗技术的运用可以有效地降低电路系统的功耗，但如何运用需要借助设计人员的经验人为地指定电路系统中具体的模块需要采用具体的低功耗技术，这需要设计人员对电路的工作过程有详细的了解，以便在具体的模块中采用合适的低功耗技术，过程比较繁杂且费时间，而且不利于充分运用低功耗技术，本发明不需要设计人员对电路工作过程有详细的了解，同时对低功耗技术进行自动尝试和比较，针对具体的电路模块最优化地选择合适的低功耗技术。

附图说明

图1为本发明实施例提供的一种低功耗电路设计优化的方法流程图；

图2为本发明实施例中进行电路分析和仿真结果分析的方法流程图；

图3为本发明实施例中根据低功耗技术对电路进行优化处理的方法流程图；

图4为本发明实施例中进行功耗评估的方法流程图。

具体实施方式

本发明旨对门级电路网表设计进行优化，在电路网表中插入和/或替换部分单元以支持MTCMOS、VTCMOS、电源门控、多电压、以及动态电压和频率缩放(DVFS)、电源门控等低功耗技术，在确保芯片系统电路性能的前提下使芯片系统的功耗最低。

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

图1为本发明实施例提供的一种低功耗电路设计优化的方法流程图，具体包括以下步骤：

步骤101、指定门级电路网表、仿真激励、单元库、器件模型等信息的位置。具体地可以通过软件的命令行选项值指定或图形界面上的数据位置浏览器选择并指定。

步骤102、读入门级电路网表、仿真激励、单元库、器件模型信息。

步骤103、门级电路仿真。通过门级电路仿真工具(目前的门级电路仿真工具很多，可以采用任何一个现有的门级电路仿真工具，如VCS、ModelSim等)读入门级电路网表、仿真激励和门级电路的基本单元库信息(门级仿真的单元库信息的建立是基于器件模型信息，但门级仿真不需要底层的器件模型信息，而是直接利用库单元内的时延信息等)，采用基于事件驱动的仿真算法对电路进行仿真，得到各个单元的工作时序、功耗、状态及状态转换信息。

步骤104、电路划分。对门级电路按功能和层次关系进行划分，将电路划分为若干个未进行低功耗优化的模块/区域，构建未进行低功耗优化的模块/区域列表。具体按功能和层次关系进行划分，门级综合之前的寄存器传输级(RTL)和行为级设计本身就是层次化和功能化的描述模块，门级综合保留了这一层次化信息和功能化信息，因此无需在技术上确定功能和设计层次，划分只需要层次化的遍历设计即可。

步骤105、从未进行低功耗优化的模块/区域列表中取出一个模块/区域，进行电路分析和仿真结果分析。该分析的流程如图2所示，包括：

步骤1051、对电路进行关键信号流路径分析以确定电路的关键路径。具体通过人工指定关键信号或以最长路径自动分析出关键输入信号，根据信号在电路建立的有向图上的传播确定关键信号的传播路径，以此为关键信号路径。