[发明专利]一种低功耗电路设计优化方法

权利要求书

1.一种低功耗电路设计优化方法，其特征在于，包括：

指定门级电路网表、仿真激励、单元库及器件模型信息的位置，并读入所述信息进行门级电路仿真，对门级电路进行划分，进行电路分析和仿真结果分析，依据该分析结果，根据低功耗技术对电路进行优化处理。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

再次进行门级电路仿真，并将该仿真结果与原门级电路仿真结果进行比较，确保原门级电路在低功耗优化处理之后的门级电路中的对应部分的仿真结果相同，进行功耗评估后判断是否接受优化，并输出低功耗优化之后的门级电路网表信息。

3.根据权利要求2所述的方法，其特征在于，所述门级电路仿真的步骤具体包括：

通过门级电路仿真工具读入门级电路网表、仿真激励和门级电路的基本单元库信息，采用基于事件驱动的仿真算法对电路进行仿真，得到各个单元的工作时序、功耗、状态及状态转换信息。

4.根据权利要求2或3所述的方法，其特征在于，所述对门级电路进行划分的步骤具体包括：

对门级电路按功能和层次关系进行划分，将所述门级电路划分为至少一个未进行低功耗优化的模块/区域，构建未进行低功耗优化的模块/区域列表。

5.根据权利要求4所述的方法，其特征在于，所述电路分析和仿真结果分析的步骤具体包括：

从所述未进行低功耗优化的模块/区域列表头部取出一个模块/区域，对电路进行关键信号流路径分析以确定电路的关键路径；

分析门级电路仿真结果，得出阱电压控制逻辑；并捕捉每个时钟周期上升沿到来时，为同一寄存器重复装载相同数据的情形；捕捉逻辑单元/模块一段时间内处于空闲状态的情形，并分析进入空闲状态的条件和退出空闲状态的条件；捕捉单元一段时间内处于睡眠状态的情形，并分析进入睡眠状态的条件和退出睡眠状态的条件；对该单元各个输入状态下的功耗进行比较以确定最低功耗对应的输入激励。

6.根据权利要求5所述的方法，其特征在于，所述对电路进行优化处理的步骤具体包括：

利用所述阱电压控制逻辑，将固定阈值MOS基本单元替换为变阈值工艺VTCMOS基本单元，并插入阱偏置电压控制模块；

选用多阈值工艺MTCMOS基本单元替换固定阈值MOS基本单元，在所述关键路径上采用低阈值器件以确保关键路径的响应速度；在分析得出的非关键路径上用高阈值器件以降低非关键路径上的静态功耗；

在所述寄存器相同数据反复重载区域的寄存器槽和时钟网络上插入门控电路；

插入睡眠状态检测电路并增加特定向量生成机制/电路，在电路处于睡眠状态下，给电路输入置成功耗最低的输入向量。

7.根据权利要求6所述的方法，其特征在于，所述进行功耗评估的步骤具体包括：

确定功耗评估范围，仅在网表修改过的部分进行评估；

获取门级电路平均动态功耗、平均静态功耗、平均功耗，以及优化区域的平均功耗。

8.根据权利要求7所述的方法，其特征在于，所述判断是否接受优化的步骤具体包括：

比较优化之前模块/区域内的平均功耗和优化之后所述模块/区域内的平均功耗，如果优化之后该模块/区域内的平均功耗降低了，则接受该模块/区域内的低功耗优化结果，以新的门级网表替换原有模块/区域内的门级网表；否则保留原有模块/区域内的门级网表；

将该经过低功耗优化处理过的模块/区域从所述未进行低功耗优化的模块/区域列表中删除。

9.根据权利要求8所述的方法，其特征在于，所述将该经过低功耗优化处理过的模块/区域从所述未进行低功耗优化的模块/区域列表中删除的步骤之后还包括：

判断是否继续进行低功耗优化，如果未进行低功耗优化的模块/区域列表非空，则对列表头部的模块/区域继续进行低功耗优化处理；如果未进行低功耗优化的模块/区域列表为空，则结束低功耗处理。

10.根据权利要求9所述的方法，其特征在于，所述输出低功耗优化之后的门级电路网表信息的方法包括：

直接输出网表文件，并利用片上系统SoC集成电路设计平台的数据导入接口导入设计数据库；或

利用SoC集成电路设计平台数据库的应用程序接口API将优化之后的网表直接写入数据库。